Systemsホーム会社概要パートナーダウンロードお問合せEnglishログインログインホーム会社概要パートナーダウンロードお問合せEnglish最先端の半導体ソリューションで新たなマーケット・ニーズを切り拓きます。Engine)は、HDLデザインをFPGAカード上にマッピングし、高速に検証を行う、デザイン検証ツールです。シリコンへの実装の前に、HDLのソフトウェア・シミュレーション環境の構築が完了したことろで、デザイン情報を、iPROVEのFPGAカードにダウンロードし、検証を行います。ソフトウエア・シミュレーションでは、RTLの検証の後、デザインは、論理合成によってネットリストに変換されます。シミュレーションによる、ネットリストの機能検証は、RTLレベルに比べて数百倍の時間がかかります。iPROVEを使うことによって、デザイン検証の時間を大幅に短縮できます。iPROVEによる検証のスピードは、既存のツールと比較して、数千倍の改善となります。トランザクション・レベルの検証手法を導入すると、更なるパフォーマンス向上が実現します。iPROVEは、ソフトウエア・シミュレーションの柔軟で便利な機能と、FPGAプロトタイピングのメリットを合体しています。iPROVEは、非常に高いパフォーマンス、高精度な結果の出力、信号の優れたデバック機能等を備えています。​iPROVEには、ビルト・イン・ロジック・アナライザ(BILA)が含まれています。この機能によってFPGAにマッピングされたDUT上の信号を観測することができます。data.iPROVEは、アプリケーションとして以下の様な使い方がありす。iPROVEの中のDUTは、ソフトウエア・シミュレーションより高速に実行(数倍から数千倍)IPROVEのソフトウエア・パッケージには、以下のオペレーション・システム用のデバイス・ドライバが含まれています。7/8/9IPROVEは、FPGAを使います。HDLの論理合成とFPGAのP&Rソフトウエアのツールが必要になります。以下のHDL論理合成ツールがiPROVEに使えます。shortly)IPROVEは、DUTをEDIFのフォーマットとしてのみインポートしますので、その他の合成ツールでも問題はありません。P&Rソフトウエアとしては、以下のツールが必要です。shortly)iPROVEは、DUTの部分がハードウエアで、テストベンチや、DUT以外の回路がホスト・コンピュータ上で実行されるような場合、テストベンチの形式に応じて、HDLシミュレータや、C/C++コンパイラが必要になります。テスト・ベンチがHDLで記述されている場合、以下のシミュレータが利用できます。SilosIPROVEのソフトウエア・パッケージには、Verilog用にPLIライブラリ、VHDL用にFLIライブラリが含まれていますので、標準インターフェースを備えるHDLシミュレータであれば、iPROVEで使用できることになります。テストベンチを、C/C++で記述する場合、基本的に制限はないと予想されますが、以下のC/C++コンパイラを使うことができます。CygwinIPROVEは、オープン・インターフェース・パラダイム(模範)に準拠しており、その為、いかなるコンピュータやソフトウエア・ツールとインターフェースを持つことの制限は存在しません。このパラダイムをサポートすることにより、Dynalith社のシステムは、より多くの互換ツールを追加できます。ユーザからの視点では、iPROVEは、PLIとFLIを含んだAPIをベースにしています。その結果、ユーザは、APIを介して独自のインターフェースを簡単に構築できます。Dynlith社は、以下のデファクト標準をサポートあるいはサポートする予定です。