QuartusIIのダイアログが表示されるのでOKをクリックする。Version3.71Cでシミュレーションを行う。Veritakでプロジェクトを作成して、シミュレーションを行う。プロジェクトに追加した。シミュレーションてみた。プロジェクトに入れて、プロジェクトを再ロードし、シミュレーションを行う。Viewerに追加する”から”波形比較用の信号をこの階層以下から自動選択し追加する”を選択する。シミュレーション波形の下にSignalTapIIの該当するVCD波形(水色の波形)が挿入される。これでシミュレーション波形の位置とVCDファイルの波形の位置を合わせてみた。AlteraのVCDファイルはバスの信号のビットの並びが逆順になっているようだ。よってバスは比較が難しいが、1ビットの信号同士は比較ができた。追記Veritakの作者のたっくさんに、Veritakを使いやすいように修正していただきました。Veritakのバージョンは3.72Aです。3.72Aを使用してもう一度書いてみます。左クリックし選択し、その上で右クリックして、右クリックメニューから”グループ化”-”選択した信号のビットを逆順にする”を選択する。すると、h_point[10:0]に変わって、赤い部分(違っている部分)がなくなった。同様にv_pointも同様の操作を行った。SignalTapIIのトリガ条件にv_pointがオール0という条件を加えて波形をキャプチャすればv_pointの値も合うものと思われる。の”キャラクタ・ディスプレイ・コントローラのシミュレーション”よりも大幅にシミュレーション時間が延びて、使用するディスク容量が増えた。これは、たっくさんの回答によると、”PLL(DCM)が入ると浮動小数演算と時間分解能の関係で、どのシミュレータも、遅くなります。Veritakの波形圧縮方法だとメモリも食います。この点は、Xilinxも同じことが言えます。(Alteraの方がより食うのかもしれませんが比較したことはありません)”とのことだった。の”キャラクタ・ディスプレイ・コントローラのシミュレーション”はDCMを使用していない。»コメントビット逆順は、複数の信号を選択しておいて一気にできるようにしてあります。(頂いたAlteraのVCDファイルは、皆バスが逆順になっていたので、そのような実装の方が望ましいと思いました。おかげさまで、直感に素直な実装になったと思います。]たっくさん、実装していただいてありがとうございました。おかげさまで、楽に比較することができるようになりました。URLhttps://marsee101.blog.fc2.com/tb.php/1181-a3dda020この記事にトラックバックする(FC2ブログユーザー)プロフィールAuthor:marseeFPGAの部屋へようこそ!FPGAの部屋の有用と思われるコンテンツのまとめサイトを作りました。WEBブログデザイナ。