FPGAの部屋FPGAの部屋の有用と思われるコンテンツのまとめサイトを作りました。ISEの初心者の方には、FPGAリテラシーおよびチュートリアルのページをお勧めいたします。YUV-RGB変換5(インプリメントして基板にコンフィグ)”YUV-RGB変換4(シミュレーション)”の続き。前回、シミュレーションが終了したので、インプリメントするためにUCFに2つ目のSRAMのIOパッドを加えてインプリメントした。何回かやって成功した。次は基板にコンフィグして動作するかどうか確かめる。うまく行けばYUV-RGB変換したあとのカラーの画像が見れるはず。これから基板にダウンロードする。ダウンロードケーブルを接続して、iMPACTからダウンロードした。液晶ディスプレイを見ると、同期範囲外で同期が外れている。おかしい、ということでオシロで同期信号を見てみることにした。HSYNCの出力波形を下に示す。半分の周期、倍の周波数だった。これじゃ、同期範囲外ですね。VSYNCも波形を見てみた。これは同期が取れない。次にどこで2倍の周波数になっているのかを検証してみることにした。クロック関係のブロック図を下に示す。次にクロック関係のVHDLコードを下に示す。cam_clk_nodeだ。してCMOSカメラに供給されている。mclkとして出力され、すべてのモジュールに供給されている。mclkをコネクタに出力して、オシロで見てみることにした。ひえ~、50MHzでした。予定の2倍の周波数です。念のために、cam_clk_nodeをコネクタに出力して見てみた。(下図参照)これは正常。するとCMOSカメラでクロックが2倍になっているんだな?そこで、もう一度、OV7725のデータシートを確認。なんだ、デフォルト値が書いてあるんじゃないですか。