)でノイズ撃退の肝になるフェーズシフト回路(この辺りから辿ってください)を味見していました。しても「ノイズのないクリーンな運用環境を目指す」という難題に改めてチャレンジすることにしました。幾記事か前に先んじて180°捻った信号を合成する部分のシミュレーションは終えており、この部分は多分実回路での再現性も高いと踏んで、フェーズシフト回路の改良・・・「減衰の少ない&周波数特性が平坦」という部分に突っ込んでみました。CRで構成するフェーズシフト回路は、その回路構成故に位相を調整する際に入出力インピーダンスが大きく動くため、後段を受け持つバッファアンプを”ハイ・インピ”に仕立てる必要があります。そこで、以前の実験では”FET受け”(ソースフロワ)で凌ごうとしましたが、随分と減衰があることが判りゲンナリ・・・。そこで、”高インピなトランジスタ受け”(エミッタフォロワ)ではどないじゃろ・・・要は、バッファのさらに後段に対してロス無く信号を受け渡すとなったら、エミフォロの方が上手くいくんじゃないかと思ってヘッポコ実験を挙行まずは、FETバッファの場合の特性です。周波数は21MHz、バッファを受け持つFETはJ310。90°捻った状態・・・270°0付近の様子です。775mVの入力(0dBm:Vppでは748mVと表示されている)に対して、出力は88mVと18dB程減衰しています。お待ちかねのトランジスタバッファの場合の特性です。周波数は上記と同じ、バッファ担当は2SC3355。シミュレーション結果もお見せしましょうか。2SC3355の兄弟分、2SC3357のモデルを使っていますが、実波形と同様の結果が得られているのが判りますね。こんな風にフェーズシフトは手中に収めた感じなんですが、実はこの回路一発で真逆となる180°を得るのは難しく、今いまのアイディアでは、この回路を2段重ねて”半捻り⇒全捻り”を実現しようとしています。「90°捻り回路の2段重ね」という構成・・・そのためには、1段あたりの減衰量を小さくするのが命題だったというわけです。上記の結果より、トランジスタバッファを従えたフェーズシフト回路で何とか「ノイズ撃退の心臓部」を作り上げたいと思います。:どよよん無線技士こおるさいん:JM1DPLアパマンというハンデにさらにQRPまで課し、失敗連続のヘッポコリグや周辺機器の製作・・・趣味というより「荒行」か!?メールは「JARL経由」でお願いします。