前に作ったV・UHF用のSGの性能に不満があるのと、レファレンスにDDSを使っているので一緒には使えないので今回作り直します。その後、いろいろ考えているうちにPLLのリファレンスをDDSで変化させると確かに周波数の細かい設定が出来ますがそこまで細かい設定が要るのだろうかと思い出しました。POS−535で出力する260MHz〜550MHzあたりでは10KHz間隔で設定できれば御の字ではと思い出しました。そこで、ADF-4117の分周比を変えてみることにしました。レファレンスには13MHzのXCOを使って、1/1300して10KHzを取り出します。プログラム出力周波数を変化しない場合は、shiftout命令で簡単に出来ましたが分周比を可変する場合は設定データがうまく作れなかったのでDDSのプログラムと同様にクロックもプログラム上で作る方法で作りました。最初の発振周波数は290MHz、エンコーダを回した時は100KHz動くようにしてあります。将来的には、プッシュスイッチを使ってステップを10KHz〜10MHzくらいまで切り替える予定です。2007.1.11今回、プログラムを見直して2313に入るように無駄な部分を削りSRAMも、フラッシュメモリもなんとか2313の容量内になりました。して、ステップ切り替えも出来るようにしました。これまでのプログラムはいかに効率が悪かったかと言うことです。プログラム表示部分です。下段がステップ周波数です。プログラムのめどがついたので、PLLの出力を目標の17dbmまで増幅する回路の検討です。UPC1677があれば簡単なのですが、すでにデスコンでかなり入手困難です。そこで比較的安価に入手出来る、NECのMMCICのuPC2710を2個使ってパワー合成してみることにします。UPC2710データ・シート0−1GHzで約33dbのゲインがあり、飽和出力電力は+13.5dbm(TYP@f=500MHz)とあります。これを、トロ活のパワーコンバイナを使ってパワー合成してみます。目標は+17dbmです。uPC2710×2です。UPC8119Tは、コードレス電話用AGCアンプです。UPC8119Tデータ・シートかなり見づらいのですが、左の電解Cの左側が8119です。真中のチップ電解の上にあるのが2710です。右側の別基板が2710×2のパワー合成回路です。左図は、8119単体の特性ではなく全体の特性です。系全体では、約50dbのゲインがありほぼそのゲインに相当する利得制限域があります。系全体の周波数特性です。いろいろな影響で、500MHz付近でゲインが一番高くなっています。(uPC2710×2だけの特性です)パワー合成の効果で最大出力が上がっています。目標の+17dbmがかろうじて達成できました。ループフィルタの実験をしてみました。完成したのでケースに入れました。電源については、書いていませんが+20V、+12V、+5V、+3.3Vの3系統が必要です。容量的には、トータルで0.5A程度です。プログラム内部の様子です。手前の上段がAVR(AT90S2313)基板です。その下がPLL(ADF4117)基板です。奥の一番上がVCO(POS535)基板とOPアンプを使ったループフィルタ基板です。その下が、増幅+ゲインコントロール基板です。下が、LPF基板です。出力時のスプリアスの様子です。300MHz出力時400MHz出力時500MHz出力時ゲインを最大に絞ったときの出力です。約50dbゲインコントロールが出来ます。左側が、400MHzのLPF右側が、600MHzのLPFです。この2つのLPFをAVRからの信号で切り替えています。切り替えは400.01MHzでしています。コンバイナーで2信号を作った時です。+0dbm出力+5dbm(コンバイナーへの入力+11dbm)あたりから3rdIMDが見え出します。uPC2710のアイソレーションは、300MHzで約-40dbです。uPC8119のアイソレーションは、950MHzで約-30dbです。(データーシートより)トータルすると-70dbのアイソレーションがあることになりますがまだアイソレーションが足りないという事になります。+5dbまでで使うことにして、この問題は今後の課題とします。