6についての説明が行われた。6はこのうちIoT向けの製品となる。問題はこのIoT向けのマーケットが急速に成長しており、今後はよりパフォーマンスの高い製品が必要となると同社は見込んでいるようだ(Photo06)。6ということになる(Photo07)。6の特徴は省電力性である。LPモードでは1.1V動作だが、ULPモードでは0.9Vに降圧して動作するため、最大動作周波数は若干落ちるものの、類を見ない省電力性が実現できる、というのが同社の説明だ。Retention付きのハイバネートモードでは300/600nAという非常に少ない省電力になっているとされる(Photo08)。SONOSプロセスと発表されている。6の内部ブロック図はこんな感じである(Photo09)。基本的にCortex-M0+コアは通信とかCapSenseの処理などを担う形で、OSの動作などを含むアプリケーション処理はCortex-M4コア側が引き受けるといった形での処理を想定しているという。resourcesとして示されているが、実際には後で図が出てくるがこれらはいずれも共通のMCUサブシステム内に置かれており、なのでCortex-M4側でもTEEの動作は可能とされている。Photo09:ちなみに電源投入時にはまずCortex-M0+コアが立ち上がり、次いでCortex-M4側が立ち上がる順序になるという。これもあってか、Cortex-M0+側にはSecBootが用意されているそのTEE(Photo10)だが、これは今のところCypress独自のもので、ARMv8MのTrustZoneとは互換性が無い。これに関しては「現時点ではまだセキュリティの標準仕様がそもそも無い」(Davis氏)という話であった。長期的にはARMv8MというかCortex-M23/33を利用したTrustZoneの事も検討してゆく、というやや歯切れの悪い返事であった。セキュリティに関しては、暗号化はAESや楕円暗号など複数種類に対応したものがハードウェアで搭載されているとの事だった。5の頃からCypress社内で行われていたらしい。手持ちのソリューションという形で提供したのだという。TEEそのものは128bitで暗号化された状態で実行されるとの事Photo11/12が競合製品との比較である。動作周波数は競合製品と比較して十分高く、そうなるとFlashが追いつかない可能性がある。これをカバーするために8KBの命令キャッシュを搭載しているのも、このクラスの製品としてはちょっと珍しい。5.0に完全準拠したRFを搭載しているのも特徴で、その割りにGPIOピンが多いのも他との差別化要因ともなっている。Block)」も搭載されている。6側でそれに対応することでボードのRe-spinをしないで済ませる、なんて事も可能である。Active時の22μA/MHzはULPモードでの数値なので、LPモードだと88μAに上がることになる。Kitが用意されるほか、E-inkディスプレイも新たにラインアップされるとの事だ(Photo13)。6向けとしては適切かもしれない。ShiledベースのTFTなりセグメントディスプレイなりを使うことも可能だから、別にE-inkのディスプレイが必要という訳ではない。Photo13:流石に開発キットのロゴはまだ古いままである。Shield互換の模様Photo14:動作デモ中。6、量産は2017年第4四半期を予定しており、サンプルは3月14日から順次リリースするとの事だ(Photo15)。Programのサイトは準備中との話だった。3月14日の発表と同タイミングでサイトが公開されると思われる説明は以上だが、質疑応答を含めてもう少し補足を。62(Photo17)の2つがラインアップされる。63という訳ではないようだ。BGAのみまた現在のラインアップはある意味ハイエンドであり、今後よりメモリ搭載量を下げ、動作周波数を落としたモデルや、Cortex-M0+コアを搭載しないモデルも用意されるという。resourcesにCortex-M4がアクセスできない訳ではなく、現実問題としては両方のコアからアクセス可能という話だった。7については、すでに以前に長期ロードマップとしてアナウンスしている」(Photo18)とした上で、具体的なスケジュールなどはまだ言えないとした。自動車向けのFMシリーズとの統合については「次世代の製品は両方を統合していく事になると思う」という話であった。7はコンセプトの段階である。※本記事は掲載時点の情報であり、最新のものとは異なる場合があります。Corporation。