SGの製作SGの製作AVRとDDSを使ってSGを製作しようと思います。プログラムJA4FZQ/伊藤さんにアドバイスいただき1Hz単位まで設定できるようになりました。改定プログラムクロック周波数は、31.999725MHz(実際の発振周波数)×6=191998350で設定しています。AVR・DDS・LCD・KBD・REすべて繋げて実験している様子です。発振周波数:50MHzを示しています。その時の、出力スペクトラムです。(0−100MHz)プログラムですが、起動直後は10MHzを出力します。ロータリーエンコーダでの可変は1MHzにしてあります。キーボード入力は、0〜9はそのまま数字入力10〜14は、ロータリーエンコーダの可変範囲の設定にしています。15は、エンター機能にしています。キーボードからは、出力周波数を直接入力します。50MHz出力時の近傍の様子です。13.6KHzのスプリアスがあります。今のところ、どこから来ているのか判りません。規則正しく並んでいるので何かの影響だろうとは思いますが不明です。これを押さえ込めれば使えそうです。求めることが出来ます。ここで2の32乗は、4294967296になります。今回クロックは32MHzのクリスタルオシレータを使いましたので4294967296÷(32000000×6)=22.36962133になります。BASICで小数点の演算の仕方が判らないので、プログラムではまず1000で割って22370を掛けています。そのため、1KHz以下では誤差が大きくなります。今回のSGは最低可変幅を、1KHzとすることでこの問題から逃避します。BASICから使えるのか判りません。発振周波数が、30MHzを超えるあたりから近傍スプリアスが増加します。高調波はLPFを入れることにより除去出来ますが、低いほうのスプリアスは除去出来ません。HPFと組み合わせたBPFが必要かもしれません。データーシートより抜粋)広帯域のスプリアスは、ほぼデーターシートどうりですが、侠帯域で10〜20db悪化しています。(特に30MHz以上)今回は、バラックセットではなく両面基盤を使ってアナログ・デジタルグランドにも気を使って作ったつもりです。30MHz以上の近傍スプリアスの悪化の原因を探さねばいけません。その後、清水さんにアドバイスをいただきパスコンをピンすぐに付けたところかなりスプリアスが改善されました。真中が、以前の特性です。右側が写真のとおりピンそばにパスコンを付けたときです。近傍スプリアスについてはかなり改善されました。C/Nはほとんど変化がみられません。エクステンション基板を使ったのでは限界があると感じたので生基板をカッターナイフでカットして基板を作ってみました。パスコンは出来る限りピンそばに付けました。電源の配線は裏側を使っています。根元あたりが少しすっきりしたような感じです。スプリアスが、かなりきれいになりました。全体的にノイズが減少しました。AD9851を使うにあたっては、パスコンの位置でスプリアスやサイドバンドノイズの出方がかなり変わります。AD9851までは、カッターナイフを使ったお手手メーションでもなんとか工作が出来ました。ここで、計画変更をします。最初は、DDSを直接使って0−60MHzのSGを作るつもりでいましたが、DDSをPLLのリファレンスに使いVCOにPOS−535を使って(現在430用SGに使ってある)0−500MHzくらいのSGを作る方向に計画変更です。POS−535は、実測で275MHz〜570MHzくらいまで発振してくれるので、このうちの280MHz〜560MHzの280MHz間を利用して、別に280MHzの信号源を用意してMIXすることで0−280MHzを取り出します。280〜550MHzはそのまま使い0〜560MHzまでを取り出す計画です。いうことで、これまで作ってきたものを繋げて実験中です。AVRは、PLL用がAT90S2313、DDS用がAT90S8535、PLL用ICはADF4117という構成です。今回、PLLのループフィルタにはOPAMPを使ったアクティブフィルタを採用しました。POLARITYを、POSITIVEからNEGATIVEに変更しています。ADF4117の比較周波数を100KHzにしました。この関係で、DDS1MHzの変化でVCOは28MHz動きます。DDSを10MHz〜20MHzまで使って280MHz〜560MHzが作れます。キーボードから直接入力した場合、28で割ってやるとDDSの設定値が求められます。この設定値で判定してAVRから制御信号を取り出し、回路を切り替えてMIXを通すか直接出力するか決めます。RBW=100Hz)まだまだ、ループフィルタの定数が悪いようです280MHz・560MHz出力時の広い範囲です。280−560MhzのBPFを入れています。PLL−LO280MHzの、LOをADF4116を使って作りました。回路図プログラム生基盤の上に、組み立てています。左側が、ADF4116とAT90S2313−10と13MHzのXCOです。右側が、2SK125を2本使ったVCOとuPC2709を使ったAMPで約+10dbmの出力を得ています。実際に使う場合は、しっかりとしたシールドBOXの中に収納する予定です。考えたら、280MHzをLOにするとこの出力がスプリアスとして残ります。そこでLOを560MHzにすることにします。0−280MHzが逆になりますがそこはソフトで対応します。560MHzPLL回路図560MHzのVCOには、現在TR技に連載中の「PLL周波数シンセサイザの設計法徹底解説」に掲載されている回路を参考にしました。下が、PLL部VCO部には、シールドケースをすっぽりかぶせます。ADF4116の最高周波数が550MHzなので今回は、4046を使いました。125KHzを取り出します。125KHzを取り出しMC14046に入力しています。POS−535PLL回路図シールドケースの中にPOS−535が入っています。ADF4117のレファレンスカウンタを1/100に設定しています。DDSが10MHz(POS535の出力280MHz)の時比較周波数は100KHzになります。DDSが20MHz(POS535の出力560MHz)の時比較周波数は200KHzになります。32×87+16=2800となり280MHz出力の時100KHz、560MHz出力の時200KHzの比較周波数となります。-120.4dbc/HzSPAN100MHzPOS535の出力波形で、比較周波数内につのがかなりあります。現在のところどこで発生しているのか原因不明です。そのうちオニタイジしないといけません。位相雑音は、POS535のデータシート上の数値とあまり変わりませんのでこんなものでしょう。30MHz基準発信機9851を使ったDDS用の基準信号源として、30MHzの基準発信機をつくりました。10MHzのXCOを基準信号源に使い4046を使ったごく平凡なVXO-PLL回路です。ケースにまとめだしました。電源は、秋月で売っている1個200円の16V1AのACアダプターを使っています。3端子Rgで12Vと5Vを作っています。7SegLEDも秋月で売っている10個100円のアノードコモンです。AVR基板、DDS基板、LPFを実装してほぼ完成です。今回は、ATTやアイソレーションAMP等は内臓しませんでした。これらは、別に作ったものがあるのでそれらを組み合わせて使うことにします。