Explorer(IE)のバージョンをサポートしておりません。最適なウェブサイトパフォーマンスを実現するため、最新バージョンのブラウザへアップデートしていただくことをお勧めします。ある質問(FAQ)ビデオウェブキャストアプリケーション・ノートAnalog.comEngineerZoneMeasureWareWikiニュースレター(英語)購読ニュースレター(英語)購読アナログ・ダイアログ(英語版)のニュースレターを購読するには、以下のボックスにメールアドレスを入力して送信をクリックしてください。Facebookをフォローアナログ・デバイセズのFacebookアカウント(英語版)では、さまざまな情報が入手できます。フォローしてみてください。PDFをダウンロードはじめにA/Dコンバータ(ADC)は、かなり以前から無線通信システムを構成するレシーバの設計に欠かせない要素となっています。通信技術の進化に伴い、より少ないコストでより高いデータレートを利用したいという消費者の要求は強まるばかりです。したサービスを提供する通信事業者は、1つの課題に直面しています。データレートを高めるには、帯域幅を広げなければなりません。それには、アナログ信号をデジタル処理が可能なデータに変換するためのADCとして、より高速なものが必要になります。ADC)を使用しなければならないということです。この種のADCは、RFサンプリングADCとしても広く知られています。ADCを使用するということは、膨大な量のデータが生成されるということを意味します。DSPチップを使用して、それらのデータを高速に処理しなければならないため、レシーバの稼働コストは間違いなく増加します。ADCを活用することによって解決できます。ADCには、ムーアの法則に基づいて進歩する半導体の処理能力が適用されています。FPGAよりも電力効率と面積効率に優れるカスタムのデジタル信号処理ブロックが実装されているのです。これを活用すればデータレートが下がり、より低コストのFPGAを使用できるようになります。これは、通信事業者にとって願ってもない解決策です。ADCを使う場合、高い周波数でサンプリングを行い、内蔵するデジタル・ダウン・コンバータ(DDC)によって高速にデータを処理することができます。その結果得られたデータを、管理が可能な(低い)データレートで安価なFPGA(または旧世代のASIC)に転送し、その後のベースバンド処理を行うことができます。ADCを使用することには、より柔軟性が高く小型でコスト効率の良い方法によって、デュアルバンドの無線システムを実装できるという利点もあります。デュアルバンドの無線システムはかなり以前から存在します。従来の基地局システムは、各バンドに1つずつ独立した2つの無線パスを設けるかたちで設計/実装されていました。ADCを使用し、広く使われている2つの独立した周波数帯に対してA/D変換を行い、得られたデータにデジタル処理を施すマルチバンド対応の無線レシーバを実現する方法について説明します。ADCとしては、アナログ・デバイセズの「AD9680」などを例にとります。この記事のPart1となる本稿では、ブロック図のレベルで実装方法を示します。ADCを使用するメリットについて説明します。Evolution)のバンド34とバンド39(それぞれバンドAとバンドFとも呼ばれる)の実装とデータ解析について、ADCの性能を表す解析結果を使って説明します。従来のデュアルバンド・レシーバ従来、基地局の設計者らは、デュアルバンドの無線システムに対する需要に応え、求められるシステム・レベルの性能を達成するために、最も実装しやすい方法を採用していました。同じ無線回路を2つ用意し、それぞれを各バンド用にチューニングするという方法です。その場合、顧客が選択した2つのバンド用にチューニングされた2つの独立した無線ハードウェア回路が必要になります。1880MHz~1920MHz)1に対応する無線レシーバが必要な場合、2つのレシーバ回路の設計を行います。LTEの周波数プランを示しました。バンド39これらのバンドに対応するレシーバを実現するために、従来は各バンドに1つずつ、2つの独立したレシーバを設計していました。図2のブロック図のような設計を行っていたということです2。従来のデュアルバンド・レシーバ図2は、従来のデュアルバンド・レシーバの実現方法を示したものです。ご覧のように、1つのシステムに実質的に2つのレシーバを搭載することになります。そのため、この実装にはかなりのコストがかかります。それぞれのバンドに対応するために、すべての処理要素が2つずつ用意されているからです。FPGAのリソースについても同様です。各バンド用にすべての処理要素が2つずつ存在するため、FPGAのリソースも2つ分消費することになります。結果として、システムのコスト、複雑さ、消費電力が増加します。ここで、FPGAに対するインターフェースに注目してみます。すると、2つのADCからのデータ・ストリームに対応するために、FPGAのリソースを2倍消費してしまうことがわかります。図3は、デュアルバンド・レシーバにおいて、FPGAに対するI/Oリソースの要件がどのようになるのかを表しています。Signaling)とJESD204Bのそれぞれについて、ADCとのインターフェースの概要を示しています。LVDSを使う場合、データレートは低く抑えられますが、FPGAにおいて必要なI/O数が多くなります。/O数は少なくて済みますが、各レーンのデータレートは高くなります。そのため、より高価なFPGAが必要になるかもしれません。ADCを使用すれば、システム設計に柔軟性が得られます。ADCでは、ディープ・サブミクロン・プロセス技術のメリットを活用することができます。FPGAより格段に少ない消費電力で高速にデータを処理できるデジタル処理ブロックを集積することが可能です。ADCの中心にあるのは、GHzレベルの速度でサンプリングを行う広帯域幅のアナログ回路です。この回路の後段に、多くのデジタル信号処理回路が続きます。よって、各バンドの信号を抽出することができます。ADCの構成要素をデュアルバンド・レシーバ用に設定した場合のブロック図です。DDCは、信号処理を行うだけでなく、JESD204Bのレーンにおけるデータレートを引き下げる役割も果たします。ADCと内蔵DDCによってバンド抽出を行うデュアルバンド・レシーバのブロック図です。ADCを採用したデュアルバンド・レシーバでは、実装が大幅に簡素化されます。この回路では、RF信号が、数百MHzという幅の広いIF信号にミックスダウンされます。従来のデュアルバンド・レシーバでは、その幅は数十MHzでした。バンドパス・フィルタ(BPF)と可変ゲイン・アンプ(VGA)の段はオプションであり、求められるシステム性能のレベルに応じて挿入(または省略)することができます。ADCで2つのバンドの処理を行えるようになります。これは、通信事業者にとっては願ってもない解決策です。ADCを使えば、高い周波数でサンプリングを行い、内蔵するDDCによって高速にデータを処理することができます。転送し、その後のベースバンド処理を行うことができます。2つの無線バンドを包含する)を対象として信号を取得し、デジタル変換を行って信号処理を施すことができます。ADCと内蔵DDCによってバンド抽出を行うデュアルバンド・レシーバのブロック図です。ADCを採用したデュアルバンド・レシーバでは、実装が大幅に簡素化されます。この回路では、RF信号が、数百MHzという幅の広いIF信号にミックスダウンされます。従来のデュアルバンド・レシーバでは、その幅は数十MHzでした。バンドパス・フィルタ(BPF)と可変ゲイン・アンプ(VGA)の段はオプションであり、求められるシステム性能のレベルに応じて挿入(または省略)することができます。ADCを使用するメリットについて説明します。ADCを使用するデュアルバンドの無線システムでは、フロントエンド回路が大幅に簡素化されます。2つ必要だったフロントエンド回路が1つだけで済みます。これによって、システムで使用する回路基板の部品点数が大幅に削減されます。アンチエイリアシング・フィルタ(AAF)の要件が緩和されます。ADCを使用する回路ではローパス・フィルタ(LPF)に相当します。ADCによって入力信号をオーバーサンプリングできるからです3、4。オーバーサンプリングを実行するため、DDCではデシメーションとフィルタリングの処理を行います。周波数プランにおいて、2次高調波と3次高調波が帯域外となるなら、AAFの要件は緩和されます。図2を見ると、従来の方法では、LNA、ミキサー、IF対応のADCがそれぞれ2個ずつ必要でした。ADCを使用する回路では、フロントエンドは1つで済むため、システム・レベルの消費電力が大幅に削減されます。フロントエンドの設計が簡素化されるので、システムのサイズを縮小することができます。ADCを使用してデュアルバンドの無線システムを実装する場合、DDCによって個々のバンドの抽出を行います。DDCはデータをデシメーションするので、出力サンプル・レートが低下します。これにより、JESD204B対応のインターフェースに対して柔軟性の高い構成を実現することが可能になります。デュアルADCを1GSPSで動作させ、フル帯域幅モードでサンプリングを行うとします。この場合、4レーンのライン・レートは、レーン当たり10Gbps(ギガビット/秒)という計算になります。アナログ・デバイセズが提供するJESD204B準拠のADCでは、ライン・レートは次のようにして計算できます。この式において、各変数の意味は以下のとおりです。:出力サンプル・レート(サンプリング周波数をデシメーション・レシオで割った値。:JESD204Bのレーン数(この例では4)例えば、同じデュアルADCを使って計4つのDDCで1/8のデシメーションを行う場合、レーン数に基づいて多くの構成に対応することができます。さまざまな構成の例を表1に示しました。5このように高い柔軟性で構成を行えることから、高価でライン・レートの高いFPGAを、より高いI/Oレーン占有率で使用することができます。ライン・レートに制約がある既存のFPGA/ASICを使用することも可能です。システム設計者は、こうした選択を柔軟に行えるようになります。ADCが登場したことから、無線アーキテクチャについての議論や設計は新たなフェーズに移行しました。広帯域幅のサンプリング回路とDDCを搭載するGSPSADCは、消費者からのより高度な要求に応じ、無線アーキテクチャについて再考/再定義するための柔軟な手段を提供します。ADCを採用することで消費電力と占有面積も減少するので、無線機器の所有コストも低下します。JESD204Bに準拠するインターフェースを備える現行世代のADCは、柔軟な出力オプションに対応します。そのため、システム設計者は、高価でライン・レートの高いFPGAやデジタル回路を使用する方法以外の選択肢を検討することが可能になります。LTEのバンド34、バンド39を対象とした事例と、AD96805を使って構成したマルチバンド・レシーバの解析結果について解説します。Jayamohanは、米ノースカロライナ州グリーンズボロにあるADIの高速コンバータ・グループに所属するアプリケーション・エンジニアです。1998年にインドのケララ大学で学士号を取得し、2002年にアリゾナ州立大学で修士号を取得しています。その後、7年間にわたり、設計エンジニア/アプリケーション・エンジニアとして活動した経験を有しています。日本語アナログ・デバイセズは、ウェブサイトの利便性を向上させるためにCookieを使用しています。弊社の会員サービスへ安全にログイン頂くための必要不可欠なCookieと、機能性を高めウェブサイトを最適化するためのCookieがあります。ウェブサイト上での活動データの収集は、弊社の製品およびサービスを改善するために使用されます。当サイトが提供できる最高のパフォーマンスと機能をお使いいただくために、クッキーを承認することをお勧めします。クッキーの詳細をご覧ください。プライバシーポリシーの詳細はこちらをご覧ください。承認して続ける承認して続ける使用されるCookieは、次のように分類されます。必要不可欠なCookie:analog.comの閲覧に必要、または機能的に提供される特定のCookieです。顧客情報をネットワーク送信するという目的に使用されます。お客様が要求するオンラインサービス(技術問合せ送信や、オンラインでの製品購入など)を提供するために必要不可欠です。分析/パフォーマンスCookie:これらのCookieにより、訪問者の数を認識してカウントし、訪問者がWebサイトをどのように移動するかなど、ウェブ分析またはその他の形式の情報を測定できます。これにより、たとえばユーザーが探しているものを簡単に見つけられるようにウェブサイト上のリンクを設定/調整するなど、ユーザビリティの改善に役立ちます。機能的Cookie:これらのCookieは、お客様が当社のウェブサイトに戻ったときにお客様を認識するために使用されます。これにより、コンテンツをパーソナライズし、個人設定(言語や地域の選択、会員サービスへのログイン情報など)を記憶することができます。これらのCookieの情報が失われると、サービスが機能しなくなる場合がありますが、ウェブサイトが機能しなくなることはありません。ターゲティング/プロファイリングCookie:これらのCookieは、当社のWebサイトへのアクセス、およびサービスの使用、アクセスしたページ、追跡したリンクを記録します。この情報を使用して、ウェブサイトとそこに表示される広告を顧客の興味に関連するものにします。その目的のためにこの情報を第三者と共有する場合があります。時間のないエンジニアの皆さんのために、セミナー情報や興味のある製品に関連したさまざまな技術情報を集めてタイムリーにお届けします。AnalogDialogueなどもご紹介しています。