(FED)が技術上知られている。art.FEDは典型的には電子を真空または他の低密度物質環境内に直接放出するために通常単数または複数の放出部(emitter)を使用する。電子放出は一般に小さな曲率半径の幾何学的に不連続を示す領域における放出部(単数または複数)に対し適切な電界を印加することにより引起こされる。幾何学的な不連続は印加された電界の増強をもたらし、かつ適切な状況の下では電子の放出部の表面からの通り抜け(tunnelling)を可能にする。必要とされる電界は適切なアノード、ゲート電極、または直接放出部に電位を印加することにより得られる。unit.【0003】単一のFEDおよび多くのFEDのアレイの電子放出をアクティブに制御することが望ましい。FEDを所望の電子放出をもたらすように使用することができる。FED制御のいくつかの従来技術の実施例は、個別的にあるいはグループで、FEDの放出をアクティブに変調するための手段はFED構造内の相互接続ラインに直接構築されかつ結合されなければならないことを示している。FEDまたはFEDのアレイが存在する同じ構造内にアクティブ電子放出変調および制御回路を直接設けることができる装置構成は示されていない。sourcesED構造の必要性が存在する。in,放出された電子の少なくともいくらかを集めるためのアノードを具備する。(101)が描かれており、該支持基板には少なくとも部分的にアクティブでありかつ、もし望むならば、部分的にパッシブな、制御電子ネットワーク(102)が形成される。ドライバおよび選択論理ネットワーク、および/または電圧源ドライバおよび選択論理ネットワークからなるアクティブネットワークを具備し、該アクティブネットワークはさらに所望の回路動作を達成するために必要に応じてパッシブ構成要素を含むことができる。art,従ってここではこれ以上説明しない。これらの発生源およびネットワークの任意の好ましい構成を本発明に従って所望の電子装置を得るために用いることができる。(102)を支持基板(101)の中に/上に形成された少なくとも第1の導電ライン(103)に結合することにより、接続される。to,イオン注入および不純物拡散を含む知られた技術によって支持基板(101)内に形成される。該少なくとも第1の導電ライン(103)は、これに限定されるものまではないが、スパッタリングおよび蒸着を含む知られた被着技術によって支持基板(101)上に形成される。(102)および少なくとも第1の導電性ライン(103)を支持基板(101)上にあるいはその中に設けた後、少なくとも第1の絶縁層(104)が支持基板に実質的に平行に配設され、この場合該少なくとも第1の絶縁層(104)の少なくとも第1の面は支持基板の少なくとも第1の主要面と接触し該支持基板(101)上にあるいはその中に制御電子ネットワーク(102)および少なくとも第1の導電性ライン(103)が配置されるようになる。少なくとも第1の導電性経路(105)が知られたエッチングおよび被着技術によって少なくとも第1の絶縁層(104)内に形成され、この場合前記少なくとも第1の導電性経路(105)が前記少なくとも第1の絶縁層の第1の面に関し実質的に横断するように少なくとも第1の絶縁層(104)の厚みを横断し、かつまた前記少なくとも第1の導電性経路(105)が前記少なくとも第1の導電性経路(105)を少なくとも第1の導電性ライン(103)に動作可能に結合するようにする。(103).【0010】図1はまた、必要であれば、通常前記少なくとも第1の絶縁層(104)の第2の面上に配設され、かつ動作可能に前記少なくとも第1の導電性経路(105)に結合される少なくとも第1の非絶縁体層(106)を示している。(107)がさらに示されており、これは実質的に前記少なくとも第1の非絶縁体層(106)上に配設されている。(106).このように構成することにより、支持基板(101)内にある制御電子ネットワーク(102)が前記少なくとも第1の介在的な導電性ライン(103)および前記少なくとも第1の導電性経路(105)を通って動作可能に結合され、かつ電子放出部(107)から電子放出の制御を提供する。非絶縁体層(106)は典型的には金属/半導体材料によって構成される。(109)を含む少なくとも第2の絶縁体層(108)を示しており、該少なくとも第2の絶縁体層は、もし望むならば、前記少なくとも第1の絶縁体層(104)の少なくとも第2の面の少なくとも一部の上に配設される。前記少なくとも第2の絶縁体層(108)は実質的に前記少なくとも第1の非絶縁体層(106)の少なくとも一部上に配設され、かつ電子放出部(107)が実質的に前記少なくとも第2の絶縁体層の少なくとも第1の開口(109)内に対称に配設されるように構成されている。必要であれば、前記第2の絶縁体層(108)内の少なくとも第1の開口(109)に実質的に対応する少なくとも第1のゲート開口(111)とともに示された、ゲート電極(110)がほぼ前記少なくとも第2の絶縁体層(108)の少なくとも第2の面の少なくとも一部上に配設されている。(108).【0012】単一の層が見られるが、複数の被着および酸化物成長技術を用いて上に述べた実施例を生み出すことができ、かつそのような技術は明らかに本発明の範囲内にあることは直ちに明らかである。is.【0013】図2は、本発明に係わる単一構造の範囲内で複数の制御ネットワーク(102)およびFED構成を有する制御されたFEDの拡大斜視図を示す。(102)を有し、その内の少なくとも第1のものが動作可能に複数の導電性ラインの少なくとも第1の導電性ライン(103)に結合されている実施例を示す。前に述べた実施例と同様に、複数の導電性ラインが全体的に/部分的に支持基板(101)の中に/上に形成できる。ドライバおよび選択論理ネットワーク、および電流源ドライバおよび選択論理ネットワークの選択された組合わせを備える。該少なくとも第1の絶縁体層は実質的にその中に/その上に制御電子ネッワーク(102)および複数の導電性ライン(103)が配置された支持基板(101)の少なくとも第1の主要面と実質的に平行に、かつ実質的に接触して配設されている。典型的には、複数の導電性経路(105B)の内の少なくともいくつかは前記複数の導電性ライン(103)の内の少なくともいくつかに動作可能に結合されている。(104)の少なくとも第2の面上に配設され、かつその少なくとも第1の非絶縁体層(106)は前記複数の導電性経路の内の少なくとも1つの導電性経路(105B)に動作可能に結合されている。(109)が形成されかつさらに、図示の如く、少なくとも第1の導電性経路(105A)を含む。必要であれば、少なくとも第2の絶縁体層は典型的には少なくとも第1の絶縁体層(104)の第2の面および少なくとも第1の非絶縁体層(106)の一面に関し実質的に平行に配設されかつ実質的に接触し、かつまた典型的には電子放出部(107)が実質的に前記少なくとも第2の絶縁体層(108)の開口(109)内で対称に配置されるよう構成されている。(105B)の内の少なくとも1つの導電性経路に動作可能に結合されている。secondの非絶縁体層が前記第2の絶縁体層(108)の少なくとも第2の面上に選択的にパターン化されかつ配設されその中にゲート開口(111)が形成されるゲート電極(110)のパターンを生成する。この実施例においては、複数のゲート電極(110)の少なくとも第1のものが実質的に少なくとも第2の絶縁体層(108)に配置された少なくとも第1の導電性経路(105A)に動作可能に結合されている。(110)のものが実質的に下層にある支持基板(101)に存在する制御電子ネットワークによって制御される。(107B)における電子放出を誘起/禁止する。1つの実施例においては、図2に示されるように、複数のゲート電極(110)の内のいくつかは制御電子ネットワークの導電性経路(105A,105B)に動作可能に結合されておらず、本発明の外部制御/スイッチングに備えていることを示している。必要に応じて、外部制御はまた上に述べた内部制御電子ネットワーク(102)とともに用いることができる。(101)に導入され、FEDのFED/アレイからの電子放出を誘起し/禁止し/変調する。図2の構造はさらにいずれかの放出された電子の少なくともいくらかを集めるために電子放出部(107A,107B)に関し末端に配設されたアノード(201)を示している。invention3)を具備する制御電子ネットワークの1実施例を示し、これらの各要素の各々は選択的に複数の導電性ライン(103)のいくつかに動作可能に結合され、該導電性ラインのすべては実質的に、必要に応じて、FED構造の支持基板層/介在層として機能する半導体材料層(301)内に/上に配設されている。growth,および/または埋込み酸化物層注入を含む、任意の知られた方法によって形成できる。FEDの制御電子ネットワークの1実施例を示す。電圧源および電圧源ドライバおよび選択論理(401)は複数の導電性ライン(103)の少なくとも第1のものに選択的に動作可能に結合され、これらのすべては、必要に応じて、FED構造の支持基板層/介在層として機能する半導体材料層(301)内に/上に配設されている。polysilicon,エピタキシャル層成長および/または埋込み酸化物層注入を含む任意の知られた方法によって形成することができる。(102)が設けられる。103B)の内の少なくとも第1の導電性ラインが制御電子ネットワーク(102)に関連して支持基板(101)の少なくとも第1の主要面上に/中に配置されている。この実施例では、複数の導電性ラインの内の少なくとも第1の選択された導電性ラインが支持基板(101)の上に/中に(103A/103B)配設されている。(104)を示しており、該絶縁体層(104)には複数の導電性経路(105)の内の少なくとも第1のものが形成されている。少なくとも第1の絶縁体層(104)は支持基板(101)の少なくとも第1の主要面に関し実質的に平行に配設され、かつ該少なくとも第1の主要面上に実質的に配置された少なくとも第1の面を有し、前記支持基板(101)は少なくとも第1の制御電子ネットワーク(102)および複数の導電性ラインの内の少なくとも第1の導電性ラインを含む。複数の導電性経路(105)の少なくとも第1の導電性経路は支持基板(101)上に/中に配設された複数の導電性ライン(103A,103B)の内の少なくとも第1の導電性ラインに動作可能に結合されている。半導体層上に設けられる。secondの面を有しかつ典型的には少なくとも第1の絶縁体層(104)に関し実質的に平行に配設され、かつさらに前記少なくとも第2の半導体層(501)の少なくとも第1の面が実質的に前記第1の絶縁体層(104)の少なくとも第2の面上に配設されるように配設された介在半導体層(501)を示している。(501)もまた複数の導電性経路(105)の内の少なくとも第1の導電性経路、少なくとも第1の一体化制御電子ネットワーク(102)、そして少なくとも第1の導電性ライン(103)を具備する。03),少なくとも第2の半導体中に実質的に配設されている。semiconductor.図5は制御電子ネットワークが配設された複数の半導体層を示しているが、集積度および制御密度を増大するために2つより多くのそのような層を用いた実施例も本発明の範囲内であることは明らかである。(105)の内の少なくとも第1の導電性経路を含む第2の絶縁体層(502)を示す。(502)は典型的には少なくとも第1および第2の面を有しかつ典型的に第2の半導体層(501)の前記少なくとも第2の面に関し実質的に平行に配設され、かつ第1の面が実質的にその上に配設される。(103)の少なくとも第1の導電性ラインが前記複数の導電性経路(105)の少なくとも第1の導電性経路に動作可能に結合されている。電子放出部(107)が実質的に前記複数の導電性ライン(105)の内の少なくとも第1の導電性ライン上に配設されている。(102)により効果的に制御される。beforeを参照して説明したように、複数の開口(109)を含み、かつ典型的には前記第2の絶縁体層(502)に関し平行に配置され、かつ第3の絶縁体層(503)の前記第1の面は少なくとも部分的に前記第2の絶縁体層(502)上に配設されている。(110)として選択的に形成された、非絶縁体層はほぼ前記少なくとも第3の絶縁体層(503)の少なくとも第2の面の一部上に配設されている。図5の(a)の延長した部分で示されている、アノード(201)はいずれかの放出された電子の少なくともいくらかを集めるため電子放出部(107)に関し末端側に配設されている。electrons.さらに、ゲート電極(110)が図2に関して前に説明したのとほぼ同様にして少なくとも第1の導電性経路(図示せず)に動作可能に結合され、下層にある少なくとも第1の一体化制御電子ネットワーク(102)を用いることによりゲート電極(110)に印加される電位を効果的に制御する。inventionの第2の選択されたグループを用いた第2の特定の構造の拡大側面切断図を示し、少なくとも第3の絶縁体層(503)の少なくとも第2の面の実質的に少なくとも一部上に配設された半導体層(601)を含む。少なくとも第1のゲート電極または選択的にパターン化された複数のゲート電極(110)が半導体層(601)の選択的な不純物ドーピングにより形成される。necessary,さらに選択的に動作可能に少なくとも第1の導電性経路(図示せず)に結合され選択された制御電子ネットワーク(102)による一体化された制御が行なわれる。必要に応じて、前に述べたように、外部制御電子ネットワークが用いられ、単独で/他の一体化制御電子ネットワーク(102)と一緒になって動作する。(102).【0025】この発明に従って、制御されたFEDが提供され、該制御されたFEDにおいては電子放出が一体化構造内に設けられるアクティブ制御ネットワークによって指令されるように誘起され、変調され、切替えられ、かつ導かれ、前記一体化構造はさらにそれに対し制御が行なわれるFED(単数または複数)を含む。これらのアクティブ制御ネットワークは支持基板内に形成すると好都合であり、該支持基板は、望むならば、半導体材料、および/または付加的な半導体層である。多層構造の各層の間の相互接続は個々の層の厚み部分を横断しかつ効果的にFED/FEDのアレイの電極を導電性ラインおよび放出制御アクティブネットワークを用いて結合する導電性経路を用いることにより行なわれる。by.【0026】本発明の1つの実施例においては、制御されたFEDが提供され、該制御されたFEDにおいては電流源または複数の電流源が支持基板層に形成されかつ引続き構造体の種々の層上にまたは層内に被着されている導電性ラインを介して装置の選択された放出部(単数または複数)に結合され、かつさらに導電性経路を介して介在層を通るよう結合される。path.【0027】本発明の別の実施例においては、前に述べた実施例のものと同様の構造はさらに増強されたレベルの一体化制御をFEDに提供するために1つまたはそれ以上の電流源ドライバおよび選択論理ネットワークを含む。network.【0028】本発明の他の実施例においては、種々の電流源および電流源ドライバおよび選択論理ネットワークが半導体材料の介在層に、かつ、必要であれば、支持基板内/上に配設される。firstの導電性経路に動作可能に結合することにより、相互接続すると好都合である。layers,半導体層、および非絶縁体層の利用を含む本発明に係わる制御されたFED動作を達成することができる。FEDのアレイから電子放出を引起こし/禁止し/変調するためにFED構造に対する縦方向に一体化されたアクティブ制御が提供され、それにより超小型でありかつ無線周波およびマイクロ波装置、テレビジョン、および数多くの他の電子的装置にきわめて適した好ましいFED構造が得られる。DRAWINGS【図1】本発明に係わる制御されたFEDの第1の実施例を示す拡大斜視図である。invention.【図2】本発明に係わる制御されたFEDの種々の別の実施例を示す拡大斜視図である。invention.【図3】本発明に係わる相互接続導電性ラインを備えた電流源および電流源ドライバおよび選択論理ネットワークを示す上面図である。invention.【図4】本発明に係わる電圧源ドライバを備えた電圧源および選択論理ネットワークおよび相互接続導電性ラインを示す上面図である。FIG.【図5】本発明に係わる第1の選択されたグループの実施例の制御されたFEDを用いた第1の特定の構造を示す拡大側面切断図である。invention.【図6】本発明に係わる第2の選択されたグループの実施例の制御されたFEDを用いた第2の特定の構造を示す拡大側面切断図である。