Verilogをインストールしました。License)のVerilogシミュレータです。インストール手順は次の2ステップです。Verilogソースコードの入手とコンパイルインストールの手順はLinuxの場合と基本的に同じです。Yosemiteにはインストールされていないようです。このため、最初にautoconfをインストールします。Applications->Utilitiesからターミナルを開きます。ターミナルを開くターミナルから次の手順でauroconfをインストールします。Verilogのソースコードを入手します。git://github.com/steveicarus/iverilog.gitコンパイルiverilogディレクトリに移動してautoconfを実行後、congiureとmakeを実行します。installでインストールします。installを行うと、デフォルトの設定では/usr/local/binに実行ファイルがインストールされます。VerilogのQUICK_START.txtに記載されている通り、iverilogというプログラムを使ってVerilogファイルをコンパイルし、その結果をvvpというプログラムに渡すとシミュレーションが始まります。iverilog”と入力すると表示されます。Verilogのシミュレーションサンプルは、必要なVerilogファイルをコマンドファイルに列挙したものが多く見られますが、他のシミュレータと同様に-yオプションでモジュールのサーチパスを指定することも可能です。次の例では、トップモジュール(テストベンチ)以外はVerilogファイルを指定していません。コマンドファイルには拡張子指定の最低限のコマンドのみ記述しています。VerilogのVPIVPIを使うと、自作のC関数をVerilog環境にtaskとして追加できます。VerilogにVPIでtaskを追加してシミュレーションを実行する手順は次の通りです。Verilogコードのコ...設計GTKWaveのコンパイルエラーVivadoやQuartusにも波形ビューワが付属していますが、ツールを起動するのに時間がかかるため、RTLのデバッグにはGTKWaveを多用しています。Editionは、ライセンス不要のVerilog/VHDLシミュレータです。64bit環境でModelSimにPLIライブラリをロードする場合は、32bitのシェアード・ライブラリを生成します。具体的には、生成時に次のオプションを指定します。ModelSimコマンドライン(VHDL)3ステップで実行-ModelSimコマンドラインのVHDL版です。ModelSimは、コマンドラインで直接実行することができます。Edition(以下ModelSim-ASE)は、デザインがある規模を超えるとシミュレーション速度が低下します(ビジネスモデル的に)。ディジタル技術資料タイトルとURLをコピーしました。