Mbps)を利用しました。Coreの動作確認Core単独での動作を確認しておく事で、ハードウェアシステム実装時のデバッグが容易になります。次の環境で、Core自体の動作確認を行いました。Cver*2Webサイトからダウンロードしたデータを適当なディレクトリに展開します。ethmac_latest.tar.gz展開すると次のディレクトリが生成されます。今回の実装では、trunkディレクトリのデータを利用します。sim1234567891011branchestagstrunkweb_uploadstrunk:README.txtbenchdocrtlsimRTLは、bench/verilogディレクトリに格納されています。シミュレーション・スクリプトを簡易化する為に、ソースコードのモジュール名とファイル名を一致させます。Cverでシミュレーションを実行するために、trunkディレクトリ直下にワーク用のディレクトリを作成します。sim以下のシミュレーション実行用のスクリプトを、run_cver.shファイルとしてwork/simディレクトリに作成します。\../../bench/verilog/tb_ethernet.vwork/simディレクトリでテストベンチを実行します(./run_cver.sh)。Frameの送受信テストが実行されます。OpenCores挑戦!OpenCoresにIPコアを登録(その0)3DグラフィクスのIPコアをOpenCores(に登録してみようと思います。組み込みシステムにネットワーク機能が加わる事で、より柔軟なシステム設計が可能になります。embedde...OpenCores挑戦!OpenCoresにIPコアを登録(その5)実際にIPコアの登録を行ってみました。登録の手順は次の通りです。ディジタル技術資料タイトルとURLをコピーしました。