2016テクノロジー・ポートフォリオの提供開始を発表しました。このポートフォリオでは、マルチギガビット・インターフェイスに理想的な、強化されたPCB設計手法および解析手法を使用して製品の製作期間を短縮できます。コンプライアンステスト向けの認定を迅速に取得することができ、各種テクノロジーを併用した場合、設計プロセスの数週間単位での短縮が可能となります。従来、IBIS-AMIモデル生成はマニュアルによる作成が主流でした。PHYチームが使用している確認済みの各種イコライゼーションアルゴリズムを積極的に活用、アルゴリズムを実行可能モデルに統合し、パラメタライズやコンパイルを自動化するためのメソドロジーを提供します。I/Oモデルの開発を効率よく行うことができるようになります。テクノロジーは、ハイブリッド・ソルバーと3Dフルウェーブフィールド・ソルバーの併用によって、高精度チャネルモデルを10倍高速に生成する機能を特長としています。手作業の介入が最小限となったことにより、シリアルリンクチャンネルをセクションに分割し、各セクションを解析してから自動的に1つのインターコネクトモデルにまとめることができるようになりました。高速なモデル抽出手法により、様々な信号配線と層変更のトレードオフ解析を実現し、同時に厳しいTAT要件を満たすことも可能になります。layout用にアップデートパワーインテグリティー解析メソドロジーをPCB設計者向けに強化Sigrityソリューションの詳細な情報は、http://www.cadence.com/news/sigrity2016をご覧ください。Oscilloscopes):「ケイデンスとの協業により、共通のお客様の製品製作プロセスを向上させるツールを、両社の技術チームが協力して開発することができるようになりました。2016のリリースは、できるだけ早期にシリアルリンク解析の課題に対処したいというお客様のニーズに即したものとなっています。3.1インターフェイスの、Sigrityソリューションによるプロトタイピングや、実験室でのTektronixソリューションを用いた検証によって、お客様が設計サイクルを数週間単位で短縮できるよう、協力態勢での支援を提供します。3.1をはじめとするマルチギガビット標準インターフェイスの資格取得を可能にすることにより、設計プロセスの効率化やスピードアップを図る機能を特長としています。I/Oモデルを作成する際に、手作業でコードを書いたりコンパイルしたりする必要がなくなりますので、トランシーバーやインターコネクトのモデリングをさらに迅速にモデリングすることが可能になります。Inc.の登録商標です。その他記載されている製品名および会社名は各社の商標または登録商標です。