(1/2)パッケージの組み立てプロセス技術を紹介している。Package)の組み立て工程を解説する。実装技術ロードマップ」に関する完成報告会(2019年6月4日に東京で開催)と同ロードマップの概要をシリーズでご報告している。今回はその第28回である。本シリーズの第23回から、第3章「電子デバイスパッケージ」の概要を紹介している。「電子デバイスパッケージ」は第1節から第5節までの5つの節によって構成される。パッケージ組立プロセス技術動向」の概要をご紹介している。実装技術ロードマップ」完成報告会のプログラム。本シリーズの第23回から第3章「電子デバイスパッケージ」(プログラムの7番)の概要を解説している。材料プロセス技術」の内容である、代表的な半導体パッケージの組み立てフローを説明した。Package)を取り上げた。WLP、PLP、部品内蔵基板プロセス技術」に記述された、FO-WLPの組み立て工程を解説していく。FO-WLPは、数多くの入出力端子を収容可能な多ピンパッケージでありながら、小型・薄型・低コストを両立させるという優れた性質を備える。FO-WLPの組み立て工程には、いくつかの手法が存在する。LLC.ITmediaはアイティメディア株式会社の登録商標です。