異なる装置同士でもコントロールが可能となります。3CPU構成で問題となる、CPU間データ授受によるスループットダウン対策として、データ授受時にソフトウエアレベルでハンドシェークを行うことなく非同期で書き込み・読み込みが行える様、FPGAでBUS調停を行っています。10~20年以上前の通信で使用されていた専用LSIが製造中止になっている場合でも、ハードウエアレベルで互換となる様、FPGAで互換LSIを製作します。ファイバなど様々な状況に対応可能です。