Test(DFT)製品、HiDFT-SIGNOFFとHiDFT-STARを発表しました。3.0はDeFacToの従来のHiDFT-Scanツールを強化した製品で、業界標準の合成ツールとともに既存の設計フローで使用できます。RTL入力のデザインルールチェック(DRC)、RTLにおけるDFTの問題の特定、自動修正などの機能を備え、既存のATPGツールを使用して、正確なテストカバレッジの予測が行えます。HiDFT-SIGNOFFではチェーンテストのテストベンチが生成されます。ボトムアップフロー、CTLの解析と生成などの新機能と強力なGUIにより、複雑なRTL設計におけるテスト容易性の問題を解決できます。スループットが向上し、既存のフローが効率化され、DFTプロセスをより正確に予測できます。2.0は柔軟にカスタマイズできるRTL間の編集ツールです。controllerなどの機能により、RTLの統合プロセスを自動化できます。3.0ではノンイントゥルーシブ(非侵入型)で現実的なDFTフローを簡略化できるため、テストカバレッジの修正にかかる時間が短縮されます。複雑なRTLのアーキテクチャをDFTの観点から検出および修正して、サインオフできます。テスト電力分析や複雑なアーキテクチャのシミュレーションなど、RTLでDFTを検証する新機能により、現行のDFTの実装フローを変更する必要もありません。最終的な目標として、DFTの弱点を指摘して、設計フローの早期の段階でDFT検証と修正を行うことで、予想しやすいDFTプロセスを取得することができます。2.0では、ゲートからRTLにDFT実装を移行することによる効果が確認できます。このシリコン実証済み製品によって、メモリBISTのテストロジックをRTLに完全に統合できます。それによって、TAT(ターンアラウンドタイム)を大幅に短縮できます。TechnologiesについてDeFacToは革新技術を開発し、テスト容易化設計(DFT)の強化、集積回路(IC)とシステムオンチップ(SoC)のテスト容易性の向上に大きく貢献するチップ設計ソフトウェア企業です。そのミッションは集積回路のテストロジックのプランニング、分析、挿入を合成前に行うため、RTレベルで使用する高品質のツールスイートを提供することにあります。2003年8月に創設された同社はフランスのグルノーブル近郊に本社を構え、米国(カリフォルニア州)と日本でも積極的に事業を展開しています。詳細については、DeFacToのホームページ(http://www.defactotech.com)をご参照ください。