静電気ノイズへの耐性を強くしたい。静電気ノイズ対策の検討を行いたい。特殊材料指定への対応DDR3メモリバスの設計手法1.メモリバスの特徴DDR3メモリバスの特徴としては、伝送速度が~2Gbps、接続系が基板内で1対N接続、データは主にシングルエンドの信号配線が16、32、64本並走しています。シリアル伝送と比較すると配線長は短いですが、並走のため等長配線などの設計が必要となっています。STANDARDによりDDRメモリの受端部において各種タイミングが規定されており、これらを満足する必要があります。2.DDR3メモリバスの基板設計フローまず、回路図や部品表要求仕様を元に、基板仕様(サイズ、層数)を決定します。次に、プレシミュレーションを実施することにより、特性インピーダンスとトポロジーを決定し、基板仕様と照らし合わせ、配線幅と配線間隔を設定します。パターン設計はJEDECおよびメモリメーカが公開しているデザインガイドや過去の実績、および上記で決定したトポロジーと配線幅と配線間隔より設計を進めます。設計が完了すると、その設計の妥当性を検証するためにポストシミュレーションを実施します。STANDARDに合致しているか確認することができます。3.トポロジーの種類と検証例DDR3のトポロジー例としては、トーナメント式(T分岐)とフライバイ方式(一筆書き)があります。それぞれの特徴は以下の通りです。ご要望の方は、以下ダウンロードページより特別会員登録を行っていただきますようお願い申し上げます。特別会員登録には一定の審査が必要ですので、ご了承いただきたくお願いいたします(弊社製品をご購入いただいてるお客様、または、それに準ずる方に限定させていただいております。知見をまとめた技術資料を無料でダウンロードいただけます。設計と信号品質12G-SDIリターンロス規格合致のための基板設計手法IBIS-AMIモデルを用いた高速信号シミュレーション10Gbps超伝送の基板設計最適化など全70テーマ更に、セミナー情報も定期的にご案内。この機会に是非ご登録ください。会員登録お問い合わせサイトマップサイトのご利用についてプライバシーポリシーENGLISH。