Analyzerを発表した。3.0のデザイン検証のためのグラフィカル・デバッガである。2.0の検証が容易になる。設計者は、デザインで発生する想定外のトラフィック・パターンを迅速に発見し、そのパケット情報の詳細を表示するビューに切り替えることによって、その原因を特定できる。3.0検証用IPとともに提供される。Analyzerは、そのプロトコル・トラフィックを、トランザクションごとに色分けされたサマリー・ビューと、個々のパケットとその中身を示す詳細なシンボル・ビューで表示する。設計者は、トラフィック・タイプを簡単に識別し、2つのビューを参照できるため、迅速なデバッグを実行できる。SystemVerilogで定義されているテストベンチや制約条件付きランダム検証メソドロジをサポートしている。Chen氏は次のように語っている。Analyzerにより、プロトコル動作を確認し、プロトコル・エラーや遅延などの問題をより簡単により早くデバッグできるようになりました。Koeterは次のように述べている。「SoCに搭載される業界標準インターフェイスの数や複雑度は増加の一途であり、検証エンジニアは抱えきれないほどの困難な課題に直面しています。3.0検証用IPは、VCSを使用されているお客様向けに限定して提供中である。IPについて>シノプシスは、システムオンチップ向けの高品質かつシリコン実証済みのインターフェイスIPならびにアナログIPのリーディング・プロバイダである。MIPI/Ethernetなど業界で広く採用されているプロトコルを実装するための各種IPを提供している。アナログIPファミリーも、アナログ・デジタル・コンバータ/デジタル・アナログ・コンバータ/オーディオ・コーデック/ビデオ・アナログ・フロンロエンド/タッチスクリーン・コントローラなど、多岐に渡る。シノプシスは、シリコン完成前の段階でソフトウェア開発を開始するために必要となるバーチャル・プラットフォームを作成するためのSystemCベースのトランザクション・レベル・モデル群も提供している。ための巨額の投資の所産であるだけでなく、包括的な技術サポートとともに提供されているため、設計者は、IPのSoCへの統合リスクを最小化し、最終製品の市場投入までにかかる期間を短縮することができる。IPコミュニティーへのご参加はこちらから。電子設計自動化(EDA)ソリューションの世界的リーダーであり、半導体の設計ならびに製造に用いられる各種のソフトウェア、設計資産(IP)、サービスを全世界のエレクトロニクス関連企業に提供している。短縮といった課題を克服することが可能になる。各種テクノロジを駆使したこれらのソリューションを活用することにより、顧客企業は、開発コストや開発リスクを削減しつつ最高の製品を迅速に市場投入することが可能となり、競争力を高めることができる。カリフォルニア州マウンテンビューに本社を置き、事業所は北米、ヨーロッパ、日本、アジア、インドなど65ヶ所。Inc.の登録商標です。その他の商標や登録商標は、それぞれの所有者の知的財産です。