on,TFTともいう)が形成された集積回路およびそれを形成する方法に関する。invention,液晶ディスプレー等のアクティブマトリクス回路およびその周辺駆動回路やイメージセンサー等の駆動回路、あるいはSOI集積回路や従来の半導体集積回路(マイクロプロセッサーやマイクロコントローラ、マイクロコンピュータ、あるいは半導体メモリー等)に使用されるものである。(TFT)を集積化して利用する構成が広く知られている。この場合には、通常、最初にゲイト電極を含む1層目の配線を形成し、その後、層間絶縁物を形成した後、2層目の配線を形成する方法が一般的であり、必要に応じては、さらに3層目、4層目の配線を形成することもあった。[0003]【発明が解決しようとする課題】このような薄膜トランジスタの集積回路における最大の問題点はゲイト電極の延長上の配線(ゲイト配線)と、2層目の配線の交差する部分(乗り越え部)における2層目の配線の断線(段切れ、ともいう)であった。これは、ゲイト電極・配線上の層間絶縁物をステップカバレージよく形成し、さらに、平坦化することが困難なためであった。図4には従来のTFT集積回路でよく見られた断線不良の様子を示したものである。基板上にTFT領域401とゲイト配線402が設けられており、これらを覆って、層間絶縁物403が形成されている。ゲイト配線402のエッジが急峻であると、層間絶縁物403がゲイト配線を十分に被覆することができない。このような状態において、2層目の配線404、405を形成した場合には、ゲイト配線の乗り越え部406において、2層目配線が図に示すように断線(段切れ)してしまう。FIG.【0004】このような段切れを防止するには、2層目の配線の厚みを増すことが必要であった。ゲイト配線の2倍程度の厚さにすることが望まれた。このことは、集積回路の凹凸がさらに増加することを意味し、その上にさらに配線を重ねることが必要な場合には、2層目配線の厚みによる断線も考慮しなければならなかった。液晶ディスプレーのように集積回路の凹凸が好まれない回路を形成する場合には、2層目配線の厚みを増すことによる対処は実質的に不可能であった。集積回路においては、段切れが1か所でも存在すると、全体が不良となってしまうため、段切れをいかに減らすかが重要な課題であった。本発明は、このような段切れ不良を減らす方法を提供し、よって集積回路の歩留りを上げることを課題とする。[0005]【課題を解決するための手段】本発明においては、ゲイト電極・配線を形成後、少なくとも上面、好ましくは側面にも、プラズマCVD法やスパッタ法によって、窒化珪素膜を形成し、さらに、ゲイト電極・配線の側面に異方性エッチングによって概略三角形状の絶縁物(サイドウォール)を形成したのち、層間絶縁物を堆積し、さらに、2層目の配線を形成することを特徴とする。method,エッチングレートが小さく、エッチングストッパーとして使用することが可能である。stopper.【0006】本発明を実施する第1の方法は以下のようなものである。島状の半導体層を形成する。その上にゲイト絶縁膜となる被膜を形成する。ゲイト電極・配線を形成する。CVD法によって窒化珪素を100〜2000Å、好ましくは、200〜1000Åの膜厚に成膜する。here,他のCVD法、または、スパッタ法等によって成膜してもかまわない。ここまでが第1の段階である。stage.【0007】その後、窒化珪素上に絶縁物被膜を形成する。この被膜形成においては被覆性が重要であり、また、ゲイト電極・配線の高さの1/3〜2倍の厚さが好適である。CVD法、大気圧CVD法等の化学的気相成長(CVD)法が好ましい。このように形成された絶縁物を異方性エッチングによって基板に対して概略垂直な方向に優先的にエッチングする。エッチングの終了は、窒化珪素表面であり、その下のゲイト電極・ゲイト絶縁膜がエッチングされることはない。(sidewall)が取り残される。ここまでが第2の段階である。TFTのソース/ドレインの一方もしくが双方にコンタクトホールを形成し、2層目の配線を形成する。ここまでが第3の段階である。上記、第2の段階でサイドウォールを形成した後、引続き、ドライエッチングで窒化珪素膜をエッチングしてもかまわない。このエッチングはエンドポイントモニター等で観測しながらおこなうと、なお好ましい。2000Åであるので、オーバーエッチがあるとしても、その深さは、ゲイト電極・ゲイト絶縁膜の厚さに比べて非常に小さく、実質的に、ゲイト電極・ゲイト絶縁膜に影響を与えることは皆無である。is.【0009】この方法は、ゲイト絶縁膜と層間絶縁物が同一材料であり、かつ、窒化珪素でない場合に有効である。窒化珪素膜をエッチングしてから層間絶縁物を形成すると、コンタクトホールを形成する際にエッチングを1段階でおこなうことができる。以上の各段階において、TFTのソース/ドレイン等を形成するためにドーピングをおこなうにはさまざまなバリエーションが考えられる。stages,比較的、高濃度のN型不純物をゲイト電極をマスクとして半導体層に自己整合的に導入すればよい。(LDD)T(LDD型TFT)を形成する場合には、第1段階と第2段階の間に、比較的低濃度の不純物を半導体層に導入したのち、第2段階と第3段階の間に、より高濃度のN型不純物をゲイト電極およびサイドウォールをマスクとして自己整合的に半導体層に導入すればよい。この場合には、LDDの幅はサイドウォールの幅と概略同一である。基板上にPチャネル型TFTのみを形成する場合も上記と同様にすればよい。substrate.【0011】また、オフセット型のTFTを形成する場合には、第2段階と第3段階の間に高濃度不純物をゲイト電極およびサイドウォールをマスクとして自己整合的に半導体層に導入すればよい。この場合には、オフセットの幅はサイドウォールの幅と概略同一であり、このような構造のTFTにおいて、チャネル形成領域となる実質的に真性の領域の幅は、ゲイト電極の幅に、その両側面のサイドウォールの幅を加えたものと概略、等しい。equal.基板上にNチャネル型TFTとPチャネル型TFTを混在させた、いわゆる相補型回路(CMOS回路)を形成することも上記の方法を使用して同様におこなえる。TFTで構成するには不純物の導入は、上記に示したNチャネル型もしくはPチャネル型のTFTの一方のみを基板上に形成する方法における不純物の導入を、N型不純物とP型不純物についてそれぞれおこなえばよい。Bayoi.【0012】例えば、ホットキャリヤ対策の必要なNチャネル型TFTはLDD型とし、その必要がないPチャネル型TFTは通常のTFTとする場合には、不純物導入の工程はやや特殊なものとなる。first段階と第2段階の間に、比較的低濃度のN型不純物を半導体層に導入する。これを第1の不純物導入とする。この際には、Pチャネル型TFTの半導体層にもN型不純物を導入してもよい。Nチャネル型TFTの半導体層をマスクして、Pチャネル型TFTの半導体層にのみ高濃度のP型不純物を導入する。これを第2の不純物導入とする。この不純物導入によって、仮に先のN型不純物の導入によって、Pチャネル型TFTの半導体層にN型不純物が存在したとしても、より高濃度のPチャネル型不純物が導入された結果、半導体の導電型はP型である。第1の不純物導入において導入される不純物濃度に比較すると、第2の不純物導入のそれはより大きく、好ましくは、1〜3桁大きい。larger.【0013】最後に、Nチャネル型TFTのソース/ドレインを形成するために比較的、高濃度のN型不純物を、第2段階と第3段階の間に導入する。これを第3の不純物導入とする。TFTにN型不純物が導入されないように、マスクして不純物導入をおこなってもよいし、特にマスクをおこなわなくてもよい。secondの不純物導入のP型不純物の濃度の1/10〜2/3である。この結果、Pチャネル型TFTの領域にもN型不純物が導入されるが、不純物濃度はその前に導入されたP型不純物の濃度よりも小さいために、P型は維持される。[0014]【作用】本発明においてはサイドウォールの存在によってゲイト配線の乗り越え部分における層間絶縁物の段差被覆性が向上し、第2配線の段切れを減らすことができる。上記に示したように、サイドウォールを利用することにより、LDD構造、オフセット領域を得ることも可能である。本発明においては、窒化珪素膜の存在は重要である。上記の第2段階において、サイドウォールを形成するために異方性エッチングをおこなう。絶縁表面上においてはプラズマを制御することが難しく、基板内でのエッチングのばらつきは避けられないものであった。inevitable.【0015】また、エッチングの深さもゲイト電極・配線の高さの1/3〜2倍もあり、ばらつきの影響は非常に大きくなってしまう。ゲイト電極の上面に窒化珪素膜が形成されていない場合には、同じ基板内であっても、サイドウォールのエッチング工程において、場所によってはゲイト電極・ゲイト絶縁膜が激しくエッチングされてしまうこともある。サイドウォールのエッチングの際に窒化珪素被膜が存在すれば、そこで、エッチングはストップし、ゲイト電極、ゲイト絶縁膜は保護される。この後で窒化珪素膜をドライエッチング法によって除去する際には、そのエッチング深さは、サイドウォールのエッチング深さより格段に小さく、ゲイト電極・ゲイト絶縁膜がオーバーエッチされることはあっても、甚大な影響をもたらすことはない。以下に実施例を示し、より詳細に本発明を説明する。〔実施例1〕図1に本実施例を示す。100mm×100mm)101上に下地酸化膜102として厚さ1000〜5000Å、例えば、2000Åの酸化珪素膜を形成した。film,酸素雰囲気中でのスパッタ法を使用した。量産性を高めるには、TEOSをプラズマCVD法で分解・堆積して形成してもよい。このように形成した酸化珪素膜を400〜650°Cでアニールしてもよい。8〜24時間放置して、結晶化せしめた。その際には、ニッケル等の結晶化を助長する金属元素を微量添加して結晶化を促進せしめてもよい。この工程は、レーザー照射によっておこなってもよい。このようにして結晶化させたシリコン膜をエッチングして島状領域103を形成した。1500Å、例えば、1200Åの酸化珪素膜104を形成した。Å.【0018】その後、厚さ1000Å〜3μm、例えば、5000Åのアルミニウム膜をスパッタ法によって形成して、これをエッチングし、ゲイト電極105およびゲイト配線106を形成した。アルミニウム膜には適切な量のシリコン、銅、スカンジウム等を含有せしめると次に窒化珪素膜を形成する際にヒロックが発生するのを抑制することができる。スカンジウムを添加する場合には、0.1〜0.3wt%程度添加すればよい。500Åの膜厚に成膜した。ここで、他のCVD法、または、スパッタ法等によって成膜してもかまわないが、ゲイト電極におけるステップカバレージが良いことが望ましい。(B)に示すように低濃度不純物領域(LDD)108を形成した。加速電圧は80kVとした。ここでは、原料ガスにTEOSと酸素、もしくはモノシランと亜酸化窒素を用いた。109の厚さはゲイト電極・配線の高さによって最適な値が異なる。本実施例のごとく、ゲイト電極・配線の高さが窒化珪素膜も含めて約5000Åの場合には、その1/3〜2倍の2000Å〜1.2μmが好ましい。ここでは、6000Åとした。この成膜工程においては、平坦部での膜厚の均一性とともに、ステップカバレージが良好であることも要求される。1(C)に点線で示す分だけ厚くなっている。109のエッチングをおこなった。このエッチングは窒化珪素膜107までエッチングが達した時点で終了した。107.窒化珪素膜は、RIE法による異方性ドライエッチングではエッチングされにくいため、ゲイト絶縁膜104のまでエッチングされることはない。以上の工程によって、ゲイト電極・配線の側面には概略三角形状の絶縁物(サイドウォール)110、111が残った。その後、再び、イオンドーピング法によって、燐を導入した。この場合のドーズ量は、図1(B)の工程のドーズ量より1〜3桁多いことが好ましい。加速電圧は80kVとした。この結果、高濃度の燐が導入された領域(ソース/ドレイン)113が形成され、また、サイドウォールの下部には低濃度領域(LDD)112が残された。(E))【0021】さらに、KrFエキシマーレーザー(波長248nm、パルス幅20nsec)を照射して、ドーピングされた不純物の活性化をおこなった。107,レーザー照射によって影響を受けることはなかった。thermalプロセス(RTP)も用いることができる。最後に、全面に層間絶縁物114として、CVD法によって酸化珪素膜を厚さ5000Å形成した。TFTのソース/ドレインにコンタクトホールを形成し、2層目のアルミニウム配線・電極115、116を形成した。4000〜6000Åとした。LDDを有するTFTが完成された。不純物領域の活性化のために、さらに200〜400°Cで水素アニールをおこなってもよい。regardless,段切れはほとんど観察されなかった。あれば、顕著な断線はなかった。適当であることがわかった。appropriate.【0024】〔実施例2〕図2に本実施例を示す。本実施例は同一基板上にアクティブマトクス回路とその駆動回路が同時に作製される、いわゆる、モノリシック型アクティブマトリクス回路に関するものである。TFTとPチャネル型TFTによって構成される相補型回路用いた。図2の左側には、駆動回路で用いられるNチャネル型TFTの作製工程断面図を、また、同図の右側には、駆動回路ならびにアクティブマトリクス回路に用いられるPチャネル型TFTの作製工程断面図を示す。shown.アクティブマトリクス回路のスイッチング素子にPチャネル型TFTを用いたのは、リーク電流(オフ電流ともいう)が小さいためである。203を形成し、アルミニウム膜(厚さ5000Å)によるゲイト電極204、205を形成した。thickness0Å、例えば、1000Åに形成した。207,208を形成した。248nm、パルス幅20nsec)を照射して、ドーピングされた不純物の活性化をおこなった。(A))【0026】その後、Nチャネル型TFTの領域をフォトレジスト209でマスクし、この状態で、イオンドーピング法によって高濃度のホウ素のドーピングをおこなった。加速電圧は65kVとした。この結果、先の燐のドーピングによって、弱いN型となった不純物領域208は強いP型に反転し、P型不純物領域210となった。again,レーザー照射によって、不純物の活性化をおこなった。フォトレジストのマスク209を除去した後、プラズマCVD法によって厚さ4000〜8000Åの酸化珪素膜211を堆積した。(C))【0027】そして、実施例1と同様に異方性エッチングによって、ゲイト電極の側面に酸化珪素のサイドウォール212、213を形成した。その後、再び、イオンドーピング法によって、燐を導入した。この場合のドーズ量は、図2(A)の工程のドーズ量より1〜3桁多く、かつ、図2(B)の工程のドーズ量の1/10〜2/3が好ましい。これは図2(B)の工程のホウ素のドーズ量の40%である。加速電圧は80kVとした。/ドレイン)214が形成され、また、サイドウォールの下部には低濃度不純物領域(LDD)215が残された。left.【0028】さらに、KrFエキシマーレーザー(波長248nm、パルス幅20nsec)を照射して、ドーピングされた不純物の活性化をおこなった。Pチャネル型TFTの領域(図の右側)にも燐がドーピングされたのであるが、先にドーピングされたホウ素の濃度が燐の2.5倍であるのでP型のままであった。Pチャネル型TFTのP型領域は見掛け上、サイドウォールの下の領域217とその外側(チャネル形成領域の反対側)の領域216の2種類存在するように思えるが、電気的特性の面からは両者には大した差が見られなかった。219、220、221、222を形成した。以上の工程によって、Nチャネル型TFTがLDD型である半導体集積回路が完成された。図では示されていないが、ゲイト配線を2層目の配線が乗り越える部分では、層間絶縁物がさして厚くないにも関わらず、実施例1と同様に断線はほとんど見られなかった。LDD構造とするのはホットキャリヤによる劣化を防止するためである。LDD領域はソース/ドレインに対して直列に挿入された寄生抵抗であるので、動作速度が落ちてしまうという問題があった。したがって、モビリティーが小さく、ホットキャリヤによる劣化の少ないPチャネル型TFTでは、本実施例のようにLDDが存在しないほうが望ましい。本実施例では、ドーピング工程ごとにレーザー照射によるドーピング不純物の活性化をおこなったが、全てのドーピング工程が終了し、層間絶縁物を形成する直前に、一括しておこなってもよい。collectively.【0031】〔実施例3〕図3に本実施例を示す。本実施例はサイドウォールを用いてオフセット領域を形成したTFTの作製に関する例である。301,例えば、2000Åの酸化珪素膜を形成した。この酸化膜の形成方法としては、TEOSをプラズマCVD法で分解・堆積して形成した。このように形成した酸化珪素膜を400〜650°Cでアニールしてもよい。8〜24時間放置して、結晶化せしめた。その際には、ニッケル等の結晶化を助長する金属元素を微量添加して結晶化を促進せしめてもよい。この工程は、レーザー照射によっておこなってもよい。このようにして結晶化させたシリコン膜をエッチングして島状領域303を形成した。Åの酸化珪素膜304を形成した。method,これをエッチングし、ゲイト電極305およびゲイト配線306を形成した。100〜2000Å、好ましくは、200〜1000Åの膜厚に成膜した。ここで、スパッタ法等によって成膜してもかまわない。プラズマCVD法によって、酸化珪素膜308を堆積した。gasSと酸素、もしくはモノシランと亜酸化窒素を用いた。oxide,.酸化珪素膜110の厚さはゲイト電極・配線の高さによって最適な値が異なる。timesμmが好ましく、ここでは、6000Åとした。portion,ステップカバレージが良好であることも要求される。308のエッチングをおこなった。このエッチングは窒化珪素膜307までエッチングが達した時点で終了した。307.窒化珪素膜は、RIE法による異方性ドライエッチングではエッチングされにくいため、ゲイト絶縁膜304までエッチングされることはない。steps,ゲイト電極・配線の側面には概略三角形状の絶縁物(サイドウォール)309、310が残った。(C))【0035】その後、イオンドーピング法によって、燐を導入した。加速電圧は80kVとした。この結果、燐が導入された領域(ソース/ドレイン)311が形成さた。サイドウォールの下部には燐が導入されず、オフセット領域が形成された。nm,パルス幅20nsec)を照射して、ドーピングされた不純物の活性化をおこなった。レーザー照射による代わりに、熱アニールによっておこなってもよい。surface,CVD法によって酸化珪素膜を厚さ5000Å形成した。313、314を形成した。アルミニウム配線の厚さはゲイト電極・配線とほぼ同じ、4000〜6000Åとした。以上の工程によって、Nチャネル型のオフセットを有するTFTが完成された。不純物領域の活性化のために、さらに200〜400°Cで水素アニールをおこなってもよい。2層目配線314はゲイト配線306を乗り越える部分での段差が、サイドウォール310の存在によって緩やかになっているため、2層目の配線の厚さがゲイト電極・配線とほぼ同じであるにも関わらず、段切れはほとんど観察されなかった。(D))【0037】〔実施例4〕図5に本実施例を示す。typeTを作製したものである。基板501上に実施例1と同様に下地酸化膜502、島状シリコン半導体領域、ゲイト酸化膜として機能する酸化珪素膜503を形成し、アルミニウム膜(厚さ5000Å)によるゲイト電極504、505を形成した。その後、実施例1と同様に窒化珪素506を、厚さ100〜2000Å、例えば、1000Åに形成した。LDDを有するTFT側にゲイト電極部をマスクとして、イオンドーピング法によって燐の注入をおこない、低濃度のN型不純物領域508を形成した。20nsec)を照射して、ドーピングされた不純物の活性化をおこなった。cm2が適当であった。example,6000Åの酸化珪素膜509を堆積した。その後、再び、イオンドーピング法によって、燐を導入した。この場合のドーズ量は、図5(B)の工程のドーズ量より1〜3桁多いことが好ましい。加速電圧は80kVとした。この結果、高濃度の燐が導入された領域(ソース/ドレイン)512、513が形成された。5(B)の工程において、マスクで覆った方のTFTにはサイドウォールの下部にオフセット領域が、低濃度の燐をドーピングした方のTFTにはサイドウォールの下部には低濃度不純物領域(LDD)514が残された。left.【0040】さらに、KrFエキシマーレーザー(波長248nm、パルス幅20nsec)を照射して、ドーピングされた不純物の活性化をおこなった。516,517、518、519を形成した。typeTと、Nチャネル型のLDDを有するTFTとを持つ半導体集積回路が作製された。2層目の配線が乗り越える部分では、層間絶縁物がさして厚くないにも関わらず、実施例1と同様に断線はほとんど見られなかった。本実施例では、ドーピング工程ごとにレーザー照射によるドーピング不純物の活性化をおこなったが、全てのドーピング工程が終了し、層間絶縁物を形成する直前に、一括しておこなってもよい。collectively.図5では、Nチャネル型TFTについてのみ記載したが、図2と同様に、同じ基板上にNチャネル型TFTとPチャネル型TFTの両方を形成し、CMOS回路を構成してもよい。NMOS型TFTを用いたCMOS回路を、また、リーク電流が低いことを要求されるアクティブマトリクス回路においては、Nチャネル型もしくはPチャネル型のオフセット型のTFTを用いればよい。Pチャネル型のオフセット型TFTはリーク電流を減らす上で効果的である。Pチャネル型ともLDD型TFTとしてもよい。TFT.【0042】〔実施例5〕図6に本実施例を示す。1000-5000Å、例えば、2000Åの酸化珪素膜602を形成した。実施例1と同様に厚さ500Åの島状シリコン領域を形成した。1500Å、例えば、1200Åの酸化珪素膜603を形成した。その後、厚さ5000Åのアルミニウム膜によって、ゲイト電極604およびゲイト配線605を形成した。1000Å、例えば、500Åの膜厚に成膜した。500Å.【0043】その後、イオンドーピング法によって、島状シリコン膜に、ゲイト電極部をマスクとして自己整合的に不純物(ここでは燐)を注入し、図6(A)に示すように低濃度不純物領域(LDD)607を形成した。加速電圧は80kVとした。厚さは6000Åとした。この成膜工程においては、平坦部での膜厚の均一性とともに、ステップカバレージが良好であることも要求される。3による異方性ドライエッチングをおこなうことによって、この酸化珪素膜608のエッチングをおこなった。608がわずかに残った状態にしておくとよい。以上の工程によって、ゲイト電極・配線の側面には概略三角形状の絶縁物(サイドウォール)609、610が形成された。2によるドライエッチングをおこなう。このドライエッチングでは、窒化珪素膜上にわずかに残った酸化珪素膜と、窒化珪素膜がエッチングされた。electrode,ゲイト絶縁膜に対しては、オーバーエッチは問題とはならない。(D))【0045】その後、再び、イオンドーピング法によって、燐を導入した。(A)の工程のドーズ量より1〜3桁多いことが好ましい。