Systemsホーム会社概要パートナーダウンロードお問合せEnglishログインログインホーム会社概要パートナーダウンロードお問合せEnglish最先端の半導体ソリューションで新たなマーケット・ニーズを切り拓きます。GZIP/ZLIB/Deflateデータ圧縮コアZipAccel-Cコアは、デフレート、GZIP、ZLIB圧縮標準に対応した無損失データ圧縮エンジンのハードウェアIPです。コアは圧縮されていない入力ファイルを受けとり、圧縮ファイルを生成します。コアは、適切なヘッダ、フッタと圧縮されたデータ・ペイロードをカプセル化するので、圧縮ファイルの後工程処理は必要ありません。セグメント化された入力ファイルにも対応し、異なったファイルのセグメントは、コアの入力でインターリーブ可能です。柔軟なアーキテクチャは、最終アプリケーションの要件に応じて、圧縮効率、スループット、レーテンシの微調整を可能にします。低価格のFPGAsでも100Gbpsを超えるスループット、そして、数十クロック・サイクルといった小さいレーテンジが実現可能です。ZipAccel-Cは、今日の著名なデフレート・ベースのソフトウエアと同等の圧縮効率を実現します。ソフトウエア・モデルや我々のデータ圧縮の専門家のチームのサポートによって、特定システムに対して、最適なトレードオフをもたらす処理速度と圧縮率の解析と実装を行うことができます。ZipAccel-Cは、使いやすさと統合の容易性を考慮して設計されています。スタンドアロン・ベースで実行され、ホストCPUからデータ圧縮の大きな負荷を削減し、圧縮されたストリームの暗号化(オプション)も可能です。ストリーミング・データ・インタフェースと、オプションのAMBAバス・インタフェースは、SoC統合を容易にします。設計は、スキャン・レディでマイクロ・コードを含まず、配置が簡単な一般的なメモリ・モジュールを使用するため、テクノロジ・マッピングは直接的です。メモリ・ブロックには、エンタープライズ・クラス信頼性対応の為に、エラー訂正コード(ECC)がオプションで用意されています。入力ファイル・セグメンテーションは、相互ファイル間のレーテンシを制限できるので、品質サービス(QoS)目的達成を助けます。コアは、厳格に検証され、多くの市場商品で実証されています。ZipAccel-Cは、使いやすさと統合の容易性を考慮して設計されています。スタンドアロン・ベースで実行され、ホストCPUからデータ圧縮の大きな負荷を削減し、圧縮されたストリームの暗号化(オプション)も可能です。ストリーミング・データ・インタフェースと、オプションのAMBAバス・インタフェースは、SoC統合を容易にします。設計は、スキャン・レディでマイクロ・コードを含まず、配置が簡単な一般的なメモリ・モジュールを使用するため、テクノロジ・マッピングは直接的です。メモリ・ブロックには、エンタープライズ・クラス信頼性対応の為に、エラー訂正コード(ECC)がオプションで用意されています。入力ファイル・セグメンテーションは、相互ファイル間のレーテンシを制限できるので、品質サービス(QoS)目的達成を助けます。コアは、厳格に検証され、多くの市場商品で実証されています。GZIP圧縮の周りのシステムを評価、構築するためのPCIeインターフェースを持つGZIPリファレンス・デザインが用意されています。このコアは、Intel社、Lattice社、MicroSemi社、Xilinx社のFPGA、あるいは、どんなASICにもマッピング可能で、最適化されています。●アプリケーションZipAccel-Cコアは、光、有線、無線データ伝送リンクのハンド幅の増大対応、および、ネットワークのインターフェース/ラウティング/ストレージ機器、データサーバやSSDドライブ等のさまざまなデータ・ストレージの容量増大に最適です。コアは、広範囲のSoC設計の消費電力、中央の集約メモリ(DDR等)のバンド幅、インターフェース(イーサネット、Wi-FI等)の削減に寄与します。●面積と性能ZipAccel-Cリファレンス・デザインは、さまざまなプロセスの中で評価されました。ZipAccel-Cの性能は、より多くのサーチ・エンジンやハフマン・デコーダを組み込みことで、スケーリングできます。サーチ領域ウインドのような他の設計オプションもシリコン面積に影響します。100Gbpsのスループットも実現可能で、100Kゲート以下のサイズも具現化可能です。