全国高校eスポーツ選手権運営の舞台裏。Bridge(サンディブリッジ)」のベールをはいだ。Bridgeのウェハを公開。内部バスの接続形態など、アーキテクチャの一部を明らかにした。Bridgeについて、さらに姿が明瞭になってきた。Bridgeは、横に14個弱、縦に28.5個程度が配置されている。計算上ではダイサイズ(半導体本体の面積)は220平方mm台となる。Bridgeは4コアプラスGPUコアの製品であることがわかっている。Bridgeのレイアウト図だ。BridgeのダイレイアウトPDF版はこちらIntelのパフォーマンスCPUは、現在ダイサイズがBloomfield(ブルームフィールド)で263平方mm、Lynnfield(リンフィールド)で296平方mmと、200平方mm台後半に達している。IntelのパフォーマンスデスクトップCPUのダイサイズは200平方mm前後だったのが、パフォーマンスCPUが4コア化して以来、ダイが肥大化していた。Bridgeでは、久々にダイサイズが200平方mm台前半と、より低い水準に落ちる。Bridgeは、45nmプロセスのNehalem(ネヘイレム)系4コアCPUよりもダイサイズが小さくなる。その分、製造コストが安い。Intelは4コアCPUの低価格化を、より積極的に行なうことが可能になる。Bridgeの220平方mmは、GPUコアも含んだ数字であり、システム全体での製造コストはさらに低くなる。BridgeはIntelの32nmプロセス「P1268」で製造される。P1268では、すでにNehalemマイクロアーキテクチャ系のWestmere(ウエストミア)が製造されている。Bridge系を比べて見ると、面白いことがわかる。Interconnect(QPI)ベースのMCPインターフェイスなどで構成されている。同縮尺で2つのCPUを比べたのが下の図だ。比較すると、まず、CPUコアのサイズがそれほど変わらないことがわかる。BridgeのCPUコアは、同プロセスのNehalem系のCPUコアより10%程度しか大きくなっていない。Data)演算ユニットの拡張などが行なわれているが、ダイエリアへのインパクトは10%程度の枠に収まる程度であることが推測できる。Nehalem系では各CPUコアにL3キャッシュスライスが2MBずつ付属している。Bridgeを比べると、各CPUコアの下のL3キャッシュ部分の面積が、Nehalem系とほぼ同じであることがわかる。Bridgeのダイでは、各CPUコアに2MBずつのL3キャッシュスライスが付属している可能性が高い。ちなみに、Intelは32nmプロセスではCPU向けに3種類の異なるSRAMマクロを持っている。Bridgeでも同じだと推測される。各CPU毎に2MBのL3キャッシュという構成が奇妙なのは、デスクトップとサーバーでは4コア版のL3キャッシュスライスは各CPU毎に1.5MBで、4コア版では合計6MBのL3キャッシュになるとされていることだ。各コアに1.5MBのL3スライスでは、ダイレイアウトから推定されるキャッシュ量の2MBと合致しない。Bridgeでは、CPUコア群とGPUコア群はL3キャッシュを共有するため、GPUキャッシュに0.5MBずつ取られる可能性も考えられる。効率を考えるとGPUキャッシュの量が固定されているとは考えにくい。CPUの場合はそれも考えにくい。Intelは、キャッシュSRAMでは小さなレベルで冗長性を持たせているため、0.5MBもの量をディセーブルにする必然性はない。Bridgeでは、L3キャッシュは最大8MBという情報もある。8MBなら、ダイから想定されるキャッシュ量と合致する。Bridgeが各コア1.5MBであることだ。Bridgeでも、異なる種類のダイが存在する可能性がある。L3キャッシュ版となる。Bridgeが存在することになる。これは、プロセッサの常識からすれば奇妙なことだ。プロセッサメーカーは、通常、デスクトップ版とノートPC版を同じダイから派生させる。その方がスピードイールド的に都合がいいからだ。ノートPC用のCPUでは、比較的低い消費電力でそこそこのパフォーマンスを達成できるものが欲しい。そこで、製造したCPUダイから、そうした特性を持つダイを選別することになる。通常、駆動電圧を下げても良好なパフォーマンスを維持できるダイは、電圧を上げれば高速に動作できるダイだ。そのため、プロセッサベンダーは、電力当たりのパフォーマンスの高いチップからハイエンドデスクトップ&サーバーCPUとノート用CPUを作る。下位の、電力消費が大きい割に性能が今ひとつのダイからは、通常のデスクトップ&サーバーCPUを作る。すると、無駄なくダイを製品に使い切ることができるため、効率がいい。Bridgeでデスクトップ&サーバー版とノートPC版が別ダイだとすれば、話は違ってくる。BridgeのダイをノートPC向けに使い切らなければならない。Bridgeの“出自”を考えると、その可能性も否定できない。Centre(ハイファデザインセンター)」を中心に開発されたからだ。Mは、ノートPC向け製品だけだった。それを考えると、ノートPC向けに別ダイを用意する可能性もある。ダイのバリエーションが増えれば、それだけバリデーション(検証)作業が増えて大変になる。Bridgeのダイサイズも類推が容易になった。予想される2コア版のダイサイズは150平方mm台だ。150平方mmというダイサイズは、Intelの伝統的なメインストリームCPUのダイサイズである140平方mm前後のラインに当てはまる。Bridgeの2コア版がメインストリームのCPUだ。Bridgeのレイアウトだ。Bridgeは、最初から2コア版を派生しやすいようにモジュラー設計になっており、そのために4コア版と2コア版をほぼ同時期にリリースすることも可能になると見られる。Bridgeには、ダイの左下が無駄な空きスペースになっているように見える。これは、インターフェイス回りを2コア版に合わせて設計、4コア版はそれを引き延ばす形で設計されたためと推測される。Bridgeを、IntelのCPUダイサイズ図に当てはめてみると、次のようになる。Bridgeは、4コアがパフォーマンスCPU、2コアがメインストリームCPUのダイサイズのラインに合致する。最下層の100平方mm以下、80平方mm前後までのダイサイズのラインには到達しない。45nmプロセスのAtom系CPU「Pineview(パインビュー)」も同レベルのダイサイズだ。