bits.(JA)メモリセルアレイ(1)は、ビット線対(BL,/BL)およびワード線(WL)に接続された複数個のメモリセル(MC)を備える。書き込み回路(10)は、メモリセル(MC)に与えられる低い方の電源電位よりも低い電位を生成する負電位生成回路(30)を有する。書き込み回路(10)は、ライトマスク信号(BWE)がイネーブル状態を示すとき、負電位生成回路(30)をアクティブにし、ローデータを供給するビット線に負電位生成回路(30)が生成した電位を供給する。ライトマスク信号(BWE)がディセーブル状態を示すとき、ビット線対へのデータ供給を行わず、負電位生成回路(30)をインアクティブにする。