Integrated当ウェブサイトを利用することによりクッキーの使用に同意したことになります。マルチポートT1/E1/J1ラインカードによる現代の通信システムは冗長を採用して電気通信ネットワークが必要とする高い可用性を達成します。伝統的に、これらのシステムではN+1の冗長度の実現はリレーを使用してきました。ラインカード当りのT1/E1/J1のポート数およびシステム当りのカード数が増加するにつれて、基板面積および必要とする電力のためにリレーでは実現不可能になります。設計者はリレーの代替にアナログスイッチを使用しています。リレーに優るアナログスイッチの利点は表1に一覧されています。Partsこのアプリケーションノートはアナログスイッチを用いてT1/E1/J1、N+1冗長保護を実現する方法を示します。このアプリケーションノートはお客様のアプリケーションに対するアナログスイッチの選択ガイドラインを提供し、かつマキシムのアナログスイッチおよびT1/E1/J1トランシーバを用いた試験結果を示します。図1および図2はアナログスイッチを用いる2つの冗長方式を示しています。明確にするために、送信および受信インタフェースは別の図になっています。受信および送信インタフェースは各T1/E1ポートに対して同じ基板にあります。これらの図はDS2155などのマキシムのトランシーバに推奨される標準的なインタフェーストランスと抵抗を示しています。両方の場合ともバックプレーン内に走る保護バスがあり、そこでは入力または出力信号はアナログスイッチを経由して配信することができます。保護バスはバックアップ(保護)ラインカードに直接接続されます。図1(「方式A」)では、アナログスイッチはラインカード自身の中にあります。方式Aは下に示す「方式B」内の保護スイッチング用の別のラインカードを必要としない利点を備えています。方式Aは別の専用電源を必要とするフェイルオーバスイッチングの場合も各スイッチが給電されることが必要です。図2(「方式B」)では、アナログスイッチは別の「保護スイッチカード」にあります。方式Bはラインカード自身の中で常に「オン」である電源に依存しない利点を備えていますが、別の保護スイッチングカードを必要とします。冗長方式B:送信経路アナログスイッチの選択T1/E1/J1インタフェース規格に適合するためにアナログスイッチはその電気的特性を充分に注意して選択しなければなりません。送信と受信インタフェースに対する要件は全く異なるため、それを別々に調べます。送信インタフェーススイッチ送信インタフェースでは、スイッチのオン抵抗(RON)が重要なパラメータです。図1と図2においてスイッチのRONが出力ドライバとトランスの一次側と直列に存在し、したがって出力パルス振幅がわずかに低下します。ほとんどの場合、振幅の低下はスイッチの標準的なRONの値に相当する量だけ直列抵抗(RT)を単に小さくすることによって補償可能です。(typ)が0.5Ωであると、実際のRTの値は10.5Ωとすべきです。抵抗RTに比べてRONを小さくすることは、温度や電源変動などの動作範囲の全体で正常な動作を保証するために重要です。小さいRONはまたRONの平坦性が小さい結果となり、出力パルスの歪が減少します。トランシーバによっては(DS2155など)、ソフトウェアによる出力のパルス振幅調整も可能です。0)の場合にトランシーバの正常なパルステンプレートマージンを保証するために非常に有用です。.送信インタフェースで重要な別のパラメータはスイッチのオンおよびオフ容量(CONとCOFF)です。オン容量が過剰であると出力パルスを歪ませて送信のリターンロス性能が低下します。オフ容量はバックラインカードが図1と図2に示すように保護バスを通して送信する場合に重要です。この場合、出力ドライバは他のラインカードからのすべてのオフ容量の並列合成値を見ることになります。MAX4714やMAX4736などのアナログスイッチはT1/E1送信スイッチングアプリケーションに対して優れた特性を提供します。typ)の良い組み合わせになっています。受信インタフェーススイッチ受信経路では、主な考慮事項の1つはスイッチのライン終端への影響とその結果の受信リターンロス性能です。受信リターンロスは入力終端が適切な周波数範囲で公称ラインインピーダンスといかに整合するかに直接結びつきます。T1/E1/J1アプリケーションでは、この範囲は最高3MHzです。G.703などの規格内に維持されるように容量を小さく保つことが重要です。小さい容量の別の利点はそれがスイッチのオフアイソレーションの改善に役立つことです。オフアイソレーションは受信インタフェースがノイズ結合およびビットエラーを避けるために特に重要です。スイッチのRON抵抗は図1と図2に示されるようにレシーバ端子(RTIP/RRING)と直列になります。ライン終端が外部抵抗RRのみによって提供される場合、RONはレシーバのインピーダンスが非常に大きいため、受信回路に大きく影響しません。(各60Ω)と並列に接続して内部終端が提供されます。したがって、受信インタフェースにおけるRONは送信インタフェースにおけるよりも(容量を最小化するために)大きくすることができますが、内部終端のトランシーバの場合の性能に影響しないためになお充分に小さくすべきです。MAX4717はT1/E1/J1受信インタフェースアプリケーションに対してRONと低容量の良いバランスを提供します。typ)を提供します。図1と図2の回路はシングルチップトランシーバのDS2155の評価ボードを使用して試験されました。アナログスイッチは3.3V電源から給電されました。以下の部品値がこの試験構成で使用されました。ディセーブルしなければなりません。(TLBC)レジスタに書き込まなければなりません。(同軸)負荷に対して正しい振幅を備えるようにドライバ電圧が設定されます。実際のアプリケーションに応じて、図1と図2の回路にサージ保護デバイスを追加する必要があります。サージ保護に関する詳細なアプリケーションノートはマキシムのウェブサイトを参照してください。図1と図2を参照すると、N+1冗長の実現における基板Nの数が増加するにつれてバックアップ基板のトランシーバから見た最大並列オフ容量が増加することが分かります。この並列容量は出力パルス形状およびリターンロス性能に対してある程度の影響を与えます。通常の動作(バックアップ基板が非アクティブ)の場合は、スイッチのオン容量がトランシーバからみた主要容量であり、この(小さい)容量の取扱いは容易です。ワーストケースでの容量性負荷状態(バックアップ基板がアクティブ)の場合に良好な性能を得るためには数Nが8を超えないことを推奨します(1:8の冗長保護)。図3~図5は測定されたT1/E1出力パルスを示しています。EE-Mail配信の登録申し込みをして、興味のある分野の最新ドキュメントに関する自動通知を受け取る。Inc.このウェブサイトのコンテンツは米国および各国の著作権法によって保護されています。お問い合わせください。totalPrice.value}}保存して後で見る​削除{{else}}購入カートには何も入っていません。無料サンプル​削除{{else}}サンプルカートには何も入っていません。{{else}}購入カートには何も入っていません。注文履歴を見るサンプルカートには何も入っていません。注文履歴を見る{{/each}}×ブックマークブックマークを利用するにはログインが必要です。MAXIMお知らせツールをクリックおよびドラッグしてダッシュボードをカスタマイズすることができます。>ご質問/ご意見をお寄せください。見積もり請求をご検討くださいx注意お客様のアカウントに制限がかけられているためご注文をお受けすることができません。カスタマーサポートまでご連絡ください。申し訳ありませんが、このサイトではビジネス/教育と関係のないEメールアドレスからのサンプル請求は受け付けておりません。マキシムの代理店マキシムにご興味をお持ちいただきどうもありがとうございます。x注意マキシム・インテグレーテッドにご興味をお持ちいただきどうもありがとうございます。マキシムの無料サンプルプログラムは、暦年につきお客様に提供できる数量を限らせていただいております。誤ってこのメッセージをお受け取りになった場合はsamples-admin@maximintegrated.comまでご連絡ください。distributorData.coreStaff.stockValue}}{{distributorData.coreStaff.stockValue}}{{/if}}価格は代理店のサイトにあります。製品IDを選択して、はじめてください。閉じるお客様の見積もり請求にお応えするためには以下情報が必要です。できるだけ詳しくお答えください。見積もり請求を送信キャンセルお客様の見積もり請求が送信されました。価格と入手性について24時間以内にお答えします。全カテゴリ最近行った。