-2.【0047】続いて図12に示すようにレジストマスク10を剥離した後、層間絶縁膜11を積層する。この層間絶縁膜11としては、酸化膜あるいは窒化膜などを用いる。絶縁性が良好ならば膜厚は特定されないが、数千Åから数μm程度が通常である。窒化膜の形成方法としては、LPCVD法あるいはプラズマCVD法などが簡単である。)とシランガスと窒素ガスとの混合ガス、あるいはシランガスと窒素ガスとの混合ガスなどを用いる。続いて、前記層間絶縁膜の緻密化と前記ソース領域およびドレイン領域の活性化と結晶性の回復を目的として活性化アニールを行う。2ガス雰囲気中で800〜1000°C程度に低温化し、アニール時間を20分〜1時間程度とする。900〜1000°Cでは20分程度のアニールで不純物はかなり活性化される。800〜900°Cでは20分から1時間のアニールをする。C.,900〜1000°Cの高温で活性化させるという2段階活性化アニール法も効果がある。Annealing)法も効果がある。レーザービーム等を用いたレーザー活性化法を利用することも効果がある。like.【0048】次に、水素プラズマ法、あるいは水素イオン注入法、あるいはプラズマ窒化膜からの水素の拡散法などの方法で水素イオンを導入すると、結晶粒界に存在するダングリングボンドや、ゲート酸化膜界面などに存在する欠陥や、ソース、ドレイン部とチャネル部との接合部に存在する欠陥が不活性化される。このような水素化工程は、層間絶縁膜211を積層する前に行ってもよく、あるいは、後述するソース電極とドレイン電極の形成工程後に行ってもよい。on,これらコンタクトホール内にソース電極12およびドレイン電極13をそれぞれ形成する。ソース電極12およびドレイン電極13は、アルミニウム、クロムまたはモリブデンなどの金属材料で形成する。このようにして図1に示したような構造のオフセットゲート構造薄膜トランジスタを形成することができる。FIG.【0050】本発明におけるシリサイド膜を用いた3層ゲート電極によって、ゲート線のシート抵抗を、従来の多結晶の場合の25Ω/□から3分の1の8Ω/□程度に低減することができる。従って、先にも述べたように、液晶ディスプレイが抱える様々な問題点を解決することができる。facing.【0051】ゲート線には左右両側からゲート信号が送られているので、ゲート線に断線が生じても、ゲート線抵抗が十分に小さいので信号遅延が小さく、ディスプレイの画面表示にはなんら影響がない。従って、ソース線とゲート線の短絡が生じていても、その短絡点の両側のゲート線を切断することによって短絡欠陥を救済することができる。このように、歩留り向上に対して大きな効果がある。improvement.【0052】ゲート線抵抗が小さくなるので、ゲート線の時定数τが低減する。従って、画面の中央と端での画素トランジスタの立ち上がり特性が均一になる。その結果、フリッカあるいは表示ムラを低減することができる。ゲート線のライン容量を低減させなくてもよいので、画素の保持特性が低下することはない。このように、本発明により、画素保持特性を低下させることなく、フリッカあるいは表示ムラの極めて少ない液晶ディスプレイを実現することができる。unevenness.【0053】ハイビジョン用TFTに関しては、投影型のディスプレイとして構成するために、ライトバルブ等が要求されることから4インチ程度の大きなTFTパネルを作製しなければならない。このように長いゲート線を有するパネルを作製する場合に、本発明の効果は一段と大きくなる。increased.【0054】ゲート線が低抵抗化されるので、付加的な画素保持容量線を廃止することが可能になる。Therefore,開口率が向上し、その結果、非常に明るい液晶ディスプレイを実現することが可能となる。display.【0055】3層ゲート電極のうち、最下層を多結晶シリコン膜で形成したことにより、石英基板とシリサイド膜との応力を緩和する効果が得られる。従って、膜のクラック等の熱膨張率の違いに起因する欠陥をなくすことができる。シリサイド膜の石英基板への密着も改善されるので、フォトエッチングの時に、密着力不足から生じる異常エッチを防ぐことができる。shortages.【0056】また、オフセットゲート構造薄膜トランジスタにおいては最上層の多結晶シリコン膜が高抵抗のために、ゲート電極として機能しない。実効的にゲート電極として働くのは多結晶シリコン/シリサイド2層膜のみである。resistance1となる。このように側壁の形成、あるいはゲート電極の過剰エッチングのような工程を通さなくても簡単にオフセットゲート構造を有する薄膜トランジスタを作製することができる。工程の簡略化ができるのでコストの低減、および歩留り向上に対して大きな効果がある。improvement.【0057】[実施例2]図14は本発明の薄膜半導体装置の第2の実施例であるLDD構造薄膜トランジスタを説明するための構造断面図である。14,ソース領域8およびドレイン領域9は不純物が高濃度に添加されており、LDD領域15の不純物濃度は低い。LDD領域になり、ゲート酸化膜のみを通過して不純物が添加された部分は高濃度になり、ソース領域8およびドレイン領域9となる。9.【0058】次に、図14に示したLDD構造薄膜トランジスタの製造方法を図15〜図17を参照して説明する。14.【0059】本実施例の製造工程は先の実施例の製造工程のうち図2から図9までに説明した工程と同じであるので図10以降の工程から説明する。先に述べたオフセットゲート薄膜トランジスタの製造方法とは、最上層の多結晶シリコン膜が低抵抗であることと、ソース領域およびドレイン領域を工程中のどこで形成するかという点だけに相違がある。最上層の多結晶シリコンは、低抵抗とするために不純物を添加した方がよい。11を成膜した後、イオン注入法により、固相成長シリコン薄膜3に対しアクセプター型またはドナー型の不純物をイオン注入し、前記最上層の多結晶シリコン膜16のパターンに対して自己整合的にソース領域8およびドレイン領域9を形成する。このとき、ソース領域8およびドレイン領域9とゲート絶縁膜4との界面付近に不純物の濃度ピークがくるようにイオン注入の加速エネルギーを設定する。図中15で示した部分は、最上層の多結晶シリコン膜16を通して不純物イオンが打ち込まれて前記ソース領域8およびドレイン領域9に比べ不純物濃度の低いLDD領域である。図15および図16において3で示される部分はシリコン/シリサイド2層膜によって不純物が完全に阻止されたチャネル領域である。このように1回のイオン注入により、自動的にLDD構造薄膜トランジスタが形成される。イオン注入する場合よりも低い加速エネルギーで不純物を打ち込むことができる。その後に、層間絶縁膜を成膜すればよい。film.【0061】次に、水素プラズマ法、あるいは水素イオン注入法、あるいはプラズマ窒化膜からの水素の拡散法などの方法で水素イオンを導入すると、結晶粒界に存在するダングリングボンドや、ゲート酸化膜界面などに存在する欠陥や、ソース、ドレイン部とチャネル部との接合部に存在する欠陥が不活性化される。このような水素化工程は、層間絶縁膜11を積層する前に行ってもよい。9を形成してから前記水素化工程を行ってもよい。11およびゲート絶縁膜4にコンタクトホールをフォトエッチングにより形成する。同図に示すようにソース電極12およびドレイン電極13を形成する。これらソース電極12およびドレイン電極13は、アルミニウム、クロムまたはモリブデンなどの金属材料で形成する。このようにしてLDD構造薄膜トランジスタを形成することができる。the.【0063】このようなLDD構造薄膜トランジスタに関しては、1回のイオン注入によって自動的にソース領域およびドレイン領域とLDD領域が形成される。このように簡単な工程でLDD構造薄膜トランジスタが作製できるので、薄膜トランジスタのオフリーク電流低減に対して非常に大きな効果がある。先に述べたオフセットゲート構造薄膜トランジスタではどうしてもオン電流の低下が避けられないが、このLDD構造ではオン電流の低下はほとんどない。structure.【0064】一方、シリサイド膜は非常に大きな凹凸の表面を持っているが、最上層に多結晶シリコン膜を積層させることにより、この凹凸はならされて平坦な表面を得ることができる。その結果、このゲート電力上に積層される酸化膜の密着が改善され、これにコンタクトホールを空ける場合の異常エッチが解消される。this.【0065】オフセットゲート構造あるいはLDD構造を有しているので、オフリーク電流が低減される。従って、画素の保持特性が改善される。消費電流の低減に対しても大きな効果が期待される。結晶性の優れたシリコン薄膜を作製することが可能になったのでSOI技術の発展に大きく寄与するものである。ゲート線の低抵抗化は、固相成長等の方法で改善された薄膜トランジスタの特性を最大限に引き出し、非常に優れた液晶ディスプレイを実現する上で大きな効果がある。階調をとる場合に非常に大きな効果をうみだす。高解像度化が達成されるとカラー読み取り用密着型イメージセンサーへの応用も容易となる。電源電圧の低減、消費電流の低減、信頼性の向上に対してもその効果が大きい。低温プロセスによって作製することができるので、密着型イメージセンサーチップの長尺化が可能となり、一本のチップでA4サイズあるいはA3サイズのような大型ファクシミリ用の読み取り装置を実現できる。従って、センサーチップの二本継ぎのような手数がかかり信頼性の悪い技術を回避することができ、実装歩留りも向上される。2等の結晶性絶縁基板も用いることができる。transistor,本発明を応用することができる。三次元デバイスのようなSOI技術を利用した素子に対しても、本発明を応用することができる。LPCVD法やその他の方法、例えばEB蒸着法やスパッタ法やMBE法で成膜したpoly−Si薄膜を利用して薄膜半導体装置を作製する場合にも応用することができる。一般的なMOS型半導体装置にも応用することができる。invention,ゲート線の低抵抗化とともに、オフセットゲート電極構造またはLDD構造を容易に形成することができるので、オフリーク電流も低減でき、薄膜トランジスタの特性向上に対して非常に大きな効果が期待される。DRAWINGS【図1】本発明の薄膜半導体装置の第1の実施例であるオフセットゲート構造の薄膜トランジスタを説明するための構造断面図である。invention.【図2】図1に示した構造の薄膜トランジスタの製造工程の一工程を説明するための断面図である。FIG.【図3】図1に示した構造の薄膜トランジスタの製造工程の一工程を説明するための断面図である。FIG.【図4】図1に示した構造の薄膜トランジスタの製造工程の一工程を説明するための断面図である。FIG.【図5】図1に示した構造の薄膜トランジスタの製造工程の一工程を説明するための断面図である。FIG.【図6】図1に示した構造の薄膜トランジスタの製造工程の一工程を説明するための断面図である。FIG.【図7】図1に示した構造の薄膜トランジスタの製造工程の一工程を説明するための断面図である。FIG.【図8】図1に示した構造の薄膜トランジスタの製造工程の一工程を説明するための断面図である。FIG.【図9】図1に示した構造の薄膜トランジスタの製造工程の一工程を説明するための断面図である。FIG.【図10】図1に示した構造の薄膜トランジスタの製造工程の一工程を説明するための断面図である。FIG.【図11】図1に示した構造の薄膜トランジスタの製造工程の一工程を説明するための断面図である。FIG.【図12】図1に示した構造の薄膜トランジスタの製造工程の一工程を説明するための断面図である。FIG.【図13】図1に示した構造の薄膜トランジスタの製造工程の一工程を説明するための断面図である。FIG.【図14】本発明の薄膜半導体装置の第2の実施例であるLDD構造の薄膜トランジスタを説明するための構造断面図である。invention.【図15】図14に示した構造の薄膜トランジスタの製造工程の一工程を説明するための断面図である。14.【図16】図14に示した構造の薄膜トランジスタの製造工程の一工程を説明するための断面図である。14.【図17】図14に示した構造の薄膜トランジスタの製造工程の一工程を説明するための断面図である。14.【図18】従来の技術の薄膜トランジスタの構造断面図である。前記ゲート絶縁膜の上に形成されるゲート電極は、最下層の不純物添加された多結晶シリコン薄膜と、中間層のシリサイド膜と、これら2層構造の上に積層された最上層の高抵抗の多結晶シリコン膜とから構成される3層ゲート電極であることを特徴とする薄膜半導体装置。maskDD構造を有することを特徴とする薄膜半導体装置。請求項1または2に記載の薄膜半導体装置において、前記2層構造のパターン寸法は、前記最上層の高抵抗の多結晶シリコン膜のパターン寸法よりも小さく、かつ、前記2層構造のパターンは、前記最上層の高抵抗の多結晶シリコン膜のパターンにより完全に覆われていることを特徴とする薄膜半導体装置。請求項1または2に記載の薄膜半導体装置において、前記ソース領域およびドレイン領域は、前記最上層の高抵抗の多結晶シリコン膜のパターンに対して自己整合的に形成されたものであることを特徴とする薄膜半導体装置。)からなる群より選ばれた材料を含むことを特徴とする薄膜半導体装置。請求項1または2に記載の薄膜半導体装置において、前記3層ゲート電極における最下層の不純物添加された多結晶シリコン薄膜は、リン、砒素、およびボロンからなる群より選ばれた不純物元素が添加されたものであることを特徴とする薄膜半導体装置。(i)フォト工程により、前記層間絶縁膜にコンタクトホールを形成して前記ソース領域およびドレイン領域の上に電極を形成する工程を少なくとも有することを特徴とする薄膜半導体装置の製造方法。前記層間絶縁膜にコンタクトホール形成して前記ソース領域およびドレイン領域の上に電極を形成する工程を含むことを特徴とする薄膜半導体装置の製造方法。(j)フォト工程により、前記層間絶縁膜にコンタクトホールを形成して前記ソース領域およびドレイン領域の上に電極を形成する工程を含むことを特徴とする薄膜半導体装置の製造方法。CVD)法、スパッタ法、または拡散法の方法によりなされることを特徴とする薄膜半導体装置の製造方法。transistor。