制御システム(1)は、むだ時間を有する制御対象(3)と、むだ時間を有し、制御対象(3)に並列フィードフォワードで接続するむだ時間PFC(5)と、制御対象(3)及びむだ時間PFC(5)に対してフィードバック制御を行う制御器(7)とを備える。むだ時間PFC(5)は、例えば、むだ時間を有し、制御対象(3)に並列フィードフォワードで接続し、制御対象と併せた伝達関数から制御対象(3)及びASPR化補償器が有するむだ時間を除いたものがASPR条件を満たすASPR化補償器と、制御器(7)に並列フィードバックで接続し、制御対象(3)及びASPR化補償器が有するむだ時間を、制御器(7)の制御ループの外側に出すためのスミス予測器とをまとめたものと等価であるものである。前記制御対象及び前記並列フィードフォワード補償器に対してフィードバック制御を行う制御器を備える制御システム。前記制御対象及び前記並列フィードフォワード補償器は、前記制御信号に基づいて動作することにより、前記フィードバック制御が実現する、請求項1記載の制御システム。[請求項3]前記制御対象及び前記並列フィードフォワード補償器を併せた伝達関数は、前記制御対象が有するむだ時間及び前記並列フィードフォワード補償器が有するむだ時間を含まず、相対次数が0又は1であり、最高位係数が正であり、かつ、最小位相系であるというASPR条件を満たす、請求項1又は2に記載の制御システム。前記制御器に並列フィードバックで接続し、前記制御対象が有するむだ時間及び前記ASPR化補償器が有するむだ時間を、前記制御器の制御ループの外側に出すためのスミス予測器とをまとめたものと等価である、請求項1から3のいずれかに記載の制御システム。前記並列フィードフォワード補償器の伝達関数は、G(s)+F(s)-G(s)e-Tsである、請求項4記載の制御システム。[請求項6]むだ時間を有する制御対象に対する制御システムを設計する設計方法であって、むだ時間を有し、前記制御対象に並列フィードフォワードで接続する並列フィードフォワード補償器、並びに、前記制御対象及び前記並列フィードフォワード補償器に対してフィードバック制御を行う制御器を設計する設計ステップを含む設計方法。技術分野[0001]本願発明は、制御システム及び並列フィードフォワード補償器に関し、特に、むだ時間を有する制御対象に対する制御システム等に関する。背景技術[0002]現在、非特許文献1に記載されているように、並列フィードフォワード補償器(以下、「PFC」という。)の設計法は、様々に提案されている。発明者は、長年、PFCの研究を行ってきている者である(非特許文献2参照)。element)が直列に接続された系に対して、アクチュエータ等の付加的ダイナミクス(動特性)を含まず、むだ時間要素を直接含む部分のみに、スミス予測器によりむだ時間補償を行いそのむだ時間補償された部分に対しPFCを並列接続するものが記載されている。発明が解決しようとする課題[0005]しかしながら、現在までに提案されているPFCの設計法の多くは、むだ時間(遅延時間、time-delay)を陽に含まない制御対象に対する設計法であった。むだ時間を含む制御対象には、例えば、車両のトルクコンバータシステム等がある。そのため、このようなむだ時間を有する制御対象に対して、直接PFCを設計することはできなかった。[0006]発明者らは、非特許文献2にあるように、むだ時間を近似して設計する手法を提案した。保守的なPFCの設計法と異なり、最終的に良好な制御性能が得られない場合もあった。[0007]また、非特許文献3は、アクチュエータ等の付加的ダイナミクスを含まず、むだ時間要素の部分のみに対して設計するものである。そのため、アクチュエータ等の付加的なダイナミクスの部分が考慮されておらず、むだ時間要素を含む系全体に対して安定性を確保することができなかった。これは、例えば、非特許文献3では、制御対象(非特許文献3の式(11)参照)は、4次であるのに対し、PFC(非特許文献3の式(12)参照)は、2次のものであり、1次足りない点に端的に表れている。[0008]そこで、本願発明は、むだ時間を有する制御対象に対して、PFCを用いて、系全体として安定な出力フィードバック形式の適応制御系を構成することが可能な制御システム等を提案することを目的とする。課題を解決するための手段[0009]本願発明の第1の観点は、むだ時間を有する制御対象に対する制御システムであって、むだ時間を有し、前記制御対象に並列フィードフォワードで接続する並列フィードフォワード補償器と、前記制御対象及び前記並列フィードフォワード補償器に対してフィードバック制御を行う制御器を備えるものである。[0010]本願発明の第2の観点は、第1の観点の制御システムであって、前記制御対象は、動特性を有する動特性要素及びむだ時間要素を含むものであり、前記並列フィードフォワード補償器は、補償要素及び補償むだ時間要素を含み、前記むだ時間要素だけでなく前記動特性要素にも並列接続するものであり、前記制御器が、前記制御対象の出力及び前記並列フィードフォワード補償器の出力に基づき、制御信号を生成し、前記制御対象及び前記並列フィードフォワード補償器は、前記制御信号に基づいて動作することにより、前記フィードバック制御が実現するものである。[0011]本願発明の第3の観点は、第1又は第2の観点の制御システムであって、前記制御対象及び前記並列フィードフォワード補償器を併せた伝達関数は、前記制御対象が有するむだ時間及び前記並列フィードフォワード補償器が有するむだ時間を含まず、相対次数が0又は1であり、最高位係数が正であり、かつ、最小位相系であるというASPR条件を満たすものである。[0012]本願発明の第4の観点は、第1から第3のいずれかの観点の制御システムであって、前記並列フィードフォワード補償器は、むだ時間を有し、前記制御対象に並列フィードフォワードで接続し、前記制御対象と併せた伝達関数から前記制御対象が有するむだ時間及び当該ASPR化補償器が有するむだ時間を除いたものが前記ASPR条件を満たすASPR化補償器と、前記制御器に並列フィードバックで接続し、前記制御対象が有するむだ時間及び前記ASPR化補償器が有するむだ時間を、前記制御器の制御ループの外側に出すためのスミス予測器とをまとめたものと等価であるものである。[0013]本願発明の第5の観点は、第4の観点の制御システムであって、前記制御対象が有するむだ時間及び前記ASPR化補償器が有するむだ時間がTであり、前記制御対象の伝達関数がG(s)e-Tsであり、前記ASPR化補償器の伝達関数がF(s)e-Tsである場合に、前記並列フィードフォワード補償器の伝達関数が、G(s)+F(s)-G(s)e-Tsであるものである。[0014]本願発明の第6の観点は、むだ時間を有する制御対象に対する制御システムを設計する設計方法であって、むだ時間を有し、前記制御対象に並列フィードフォワードで接続する並列フィードフォワード補償器、並びに、前記制御対象及び前記並列フィードフォワード補償器に対してフィードバック制御を行う制御器を設計する制御器設計ステップを含むものである。[0015]本願発明の第7の観点は、むだ時間を有する制御対象に対する並列フィードフォワード補償器であって、むだ時間を有し、前記制御対象に並列フィードフォワードで接続するものである。[0016]なお、並列フィードフォワード補償器や制御器は、むだ時間を有する制御対象において、むだ時間の公称値(近似値)とアクチュエータ等のダイナミクスを含む制御対象構成要素の近似モデルを用いて得られたモデルに基づいて設計されたものであってもよい。[0017]また、制御対象は、例えば、モーターや電磁弁のように、操作量を、変位、速度、力などの実際の物理量に変換する能動的な(ダイナミクスをもつ)装置である。むだ時間要素は、信号のゲインや位相の形は変化させずに、一定時間遅れて伝える要素である。アクチュエータ要素は、操作量を物理量に変換する要素でありダイナミクスをもつ。発明の効果[0018]本願発明の各観点によれば、むだ時間を有する制御対象に対して、同様にむだ時間を有する並列フィードフォワード補償器を設けることにより、直接的にPFCを設計することが可能になる。そのため、系全体としてASPR化を実現することが可能となる。従来は、例えば、非特許文献3にあるように、スミス近似法を使っても、アクチュエータ等の付加的ダイナミクスを除き、むだ時間要素に対してのみ、ASPR化を実現するものであった。そのため、システム全体としての安定化は実現されていなかった。本願発明の各観点によれば、むだ時間要素だけでなく、アクチュエータ要素等も含めて、ASPR化を実現することができる。その結果、系全体としての安定化を実現することができる。[0019]特に、第3の観点にあるように、最終的に構成された制御系の性能は、むだ時間を除いた線形システムに対する制御系の性能により評価することができ、むだ時間を有する制御対象に対しても、むだ時間を含まない制御対象と同等の制御性能が得られ、安定した出力フィードバック形式の適応制御系を構成することが可能になる。[0020]その具体的な一例は、第4及び第5の観点にあるように、制御対象に並列フィードフォワードで接続したASPR化補償器によりASPR条件を満たすようにすることで、安定した出力フィードバック形式の適応制御系を構成できるようにし、さらに、スミス法により、むだ時間を制御ループの外側に出すことにより、むだ時間を含まない制御対象と同等の制御性能とすることが可能になるものと等価なものである。図面の簡単な説明[0021][図1]本願発明の実施の形態の一例である制御システムの概略ブロック図である。[図2]図1のむだ時間PFC5を設計するための基本概念を示す第1図である。[図3]図1のむだ時間PFC5を設計するための基本概念を示す第2図である。[図4]図1の制御システムの設計装置の一例を示す図である。(a)は、設計装置22の構成の一例を示すブロック図である。(b)は、設計装置22の動作の一例を示すフロー図である。[図5]むだ時間を2[sec]とした図1の制御システムの有用性を示す数値シミュレーション結果を示す図である。[図6]むだ時間を10[sec]とした図1の制御システムの有用性を示す数値シミュレーション結果を示す図である。[図7]むだ時間を30[sec]とした図1の制御システムの有用性を示す数値シミュレーション結果を示す図である。[図8]適応制御器を用いた場合の図1の制御システムの有用性を示す数値シミュレーション結果を示す図である。[図9]図1の制御システムの有用性を示すためのロックアップクラッチスリップシステムの一例を示すブロック図である。[図10]従来法による追従の数値シミュレーション結果を示す図である。[図11]図1の制御システムによる追従の数値シミュレーション結果を示す図である。発明を実施するための形態[0022]以下では、図面を参照して、本願発明の実施例について説明する。本願発明は、この実施例に限定されるものではない。実施例[0023]図1は、本願発明の実施の形態の一例である制御システムの概略ブロック図である。制御システム1は、制御対象3(本願請求項の「制御対象」の一例)と、むだ時間PFC5(本願請求項の「並列フィードフォワード補償器」の一例)と、制御器7(本願請求項の「制御器」の一例)を備える。制御システム1の入力信号(目標値)をrとし、出力信号をy(t)とする。[0024]制御対象3は、むだ時間(遅れ時間)を有するものである。車両のトルクコンバータシステムなどである。以下では、制御対象3が有するむだ時間をTとし、伝達関数をG(s)e-Tsとする。(G(s)の部分は、制御対象のうち、むだ時間要素を除いたすべての構成要素である。これは、アクチュエータ要素等のダイナミクス(動特性)を含む要素であり、本願請求項の「動特性要素」の一例である。e-Tsの部分が、本願請求項の「むだ時間要素」の一例である。)制御対象3の入力信号をu(t)とし、出力信号をyt(t)とする。従来のPFC設計では、このような、直接的にむだ時間を有する制御対象全体に対して、PFCを設計することはできなかった。[0025]むだ時間PFC5は、むだ時間を有し、制御対象3に並列フィードフォワードで接続するPFCである。むだ時間PFC5の入力信号はu(t)であり、出力信号をp(t)とする。伝達関数をGPFCとする。y(t)は、yt(t)+p(t)である。具体的な設計の一例については、図2及び図3を参考に説明する。[0026]制御器7は、制御対象3及びむだ時間PFC5に対して、出力フィードバックによる適応制御を行うものである。制御器7への入力信号をe(e=r-y(t))とする。制御器7の出力信号はu(t)である。制御器7の伝達関数をCとする。出力フィードバックに基づく適応制御は、制御対象となるシステムがASPR条件を満たす場合に、安定して実現することができる。ここで、ASPR条件は、相対次数が0か1であり、最高位計数が正であり、かつ、最小位相系であることである。制御対象3は、APPR条件を満たすとは限らない。そのため、並列フィードフォワード補償器であるむだ時間PFC5を導入することにより、制御器7の制御対象がASPR条件を満たすようにする。スミス法を利用することにより、むだ時間を制御ループの外側に出し、むだ時間を含まない制御対象と同等の制御性能とする。以下に示すむだ時間PFC5の一例は、スミス法の考えを利用したPFCの設計により、実現するものである。[0027]図2(a)は、本実施例における基本概念を示す図である。図2(a)のシステムは、入力信号(目標値)がrであり、出力信号をya(t)とする。図2(a)のシステムは、制御対象3に並列フィードフォワードでASPR化補償器11(本願請求項の「ASPR化補償器」の一例)(伝達関数は、F(s)・e-Ts)を備える。ASPR化補償器11の入力信号はu(t)であり、出力信号をp1(t)とする。G(s)+F(s)は、ASPR条件を満たすとする。[0028]さらに、図2(a)のシステムは、制御器7の出力フィードバックとしてスミス予測器13(本願請求項の「スミス予測器」の一例)(伝達関数は、P(s))を備える。スミス予測器13の入力信号はu(t)であり、出力信号をp2(t)とする[0029]Ga(s)を式(1)により定義する。すると、図2(a)は、図2(b)と表すことができる。制御対象3とASPR化補償器11をまとめ、むだ時間ASPR系15と表記する。図2(b)より、rからya(t)までの伝達関数をGya(s)とおくと式(2)の関係式を導出することができる。[0030]図2(b)のシステムを対象にスミス法を適用し、スミス予測器13のP(s)を式(3)とする。すると、式(2)は、式(4)と表すことができる。よって、特性方程式からむだ時間を除去することができる。図2(c)は、これを図示したものである。目標値変化のみに対する等価制御系は、図2(c)のように図示することができる。図2(c)では、制御器7の制御対象は、むだ時間ASPR系15の伝達関数からむだ時間を除いたASPR系17であり、制御ループの外に、むだ時間19がある。図2(c)より、むだ時間19を制御ループの外側に出し、むだ時間を含まない制御対象と同等の制御性能とすることができることが分かる。[0031]図2(a)において、信号eは、e=r-ya(t)+p2(t)である。よって、y(t)をya(t)-p2(t)とすると、図3(a)と図示することができる。図2(a)のスミス予測器13は、図3(a)の予測器21として、制御対象3に並列フィードフォワードに接続することができる。よって、図3のASPR化補償器11と予測器21とをまとめると、図3(b)のむだ時間PFC5を構成することができる。図3(b)より、むだ時間PFC5の伝達関数は、式(5)と表現することができる。GPFC=G(s)+F(s)-G(s)e-Tsである。(e-Tsの部分が、本願請求項の「補償むだ時間要素」の一例であり、その他の部分が、本願請求項の「補償要素」の一例である。)[0032]図3(b)より、制御器7の制御対象は、G(s)+F(s)であり、これは、ASPR条件を満足する。よって、出力フィードバックに基づく適応制御が実現可能となる。[0033][数1][0034]図4は、本願発明に係る制御システムの設計装置の一例を示す図である。(a)は、設計装置22の構成の一例を示すブロック図である。(b)は、設計装置22の動作の一例を示すフロー図である。[0035]図4(a)を参照して、設計装置22の構成の一例について説明する。設計装置22は、入力部23と、制御対象記憶部25と、ASPR化補償器設計部27と、ASPR化補償器記憶部29と、スミス予測器設計部31と、スミス予測器記憶部33と、むだ時間PFC設計部35と、むだ時間PFC記憶部37と、制御器設計部39と、制御器記憶部41を備える。[0036]図4(b)を参照して、設計装置22の動作の一例について説明する。入力部23により、制御対象についての情報が入力される(ステップST1)。制御対象についての情報は、例えば、伝達関数である。制御対象記憶部25は、制御対象についての情報を記憶する。制御対象についての情報は、複数の要素に分けられる。複数の要素には、少なくとも、アクチュエータ要素と、むだ時間要素が含まれる。[0037]ASPR化補償器設計部27は、ASPR化補償器を設計する(ステップST2)。ASPR化補償器設計部27は、ASPR化補償器を、制御対象からむだ時間要素を除いたものとASPR化補償器からむだ時間要素を除いたものを加算したものがASPR条件を満たすように設計する。ASPR化補償器記憶部29は、ASPR化補償器についての情報を記憶する(ステップST2)。[0038]スミス予測器設計部31は、スミス予測器を設計する(ステップST3)。スミス予測器設計部31は、制御対象とASPR化補償器を併せたものを対象にスミス法を適用し、スミス予測器を設計する。スミス予測器記憶部33は、スミス予測器についての情報を記憶する。[0039]むだ時間PFC設計部35は、設計されたASPR化補償器及びスミス予測器から、むだ時間PFCを設計する(ステップST4)。むだ時間PFC記憶部37は、むだ時間PFCについての情報を記憶する。[0040]制御器設計部39は、フィードバック制御を実現する制御器を設計する(ステップST5)。制御器記憶部41は、制御器についての情報を記憶する。[0041]以下では、図1のむだ時間PFC5の有用性について、数値シミュレーションにより、制御対象3を同定し、その同定誤差により評価する。図5~図11を参照して説明する。[0042]図5は、図1のシステムの有用性を示す数値シミュレーションの結果を示す図である。制御対象3は、G(s)=1/(100s2+10s+1)である。ASPR化補償器11は、F(s)=0.01/(s+1)である。むだ時間は、T=2[sec]である。目標モデルは、r(s)=0.1/(s+0.1)と与え、大きさ1のステップ応答を目標応答とする。シミュレーション時間は、simT=100[sec]である。図5は、適応出力フィードバック手法を適用した結果である。波線は目標値を示し、実線が出力値を示す。目標値追従を実現することができている。図6及び図7は、それぞれ、むだ時間をT=10[sec]及びT=30[sec]としたシステムに対する結果である。むだ時間の大きさに関係なく良好な結果となっている。図8は、後述の適応制御器(式(6))を用いた場合の結果(T=2[sec])を示す。この場合、定常特性も改善できる。[0043]図9は、ロックアップクラッチスリップ制御への応用を説明するための図である。図9は、ロックアップクラッチスリップシステム(以下、「L-upシステム」という。)の一例を示すブロック図である。図9のL-up制御システムの制御器方程式は、式(6)で表される。[0044][数2][0045]図10及び図11は、L-upシステムの制御について、従来法と本願発明の手法を比較する図である。従来法は、PID制御によるものである。L-upシステムは、変動が大きく,そのため、PID制御以外の従来法では、むだ時間のない場合はPID制御よりも性能が良くても、むだ時間が存在する場合は、発散等の問題が生じることとなった。そのため、L-upシステムのように変動が大きくかつむだ時間の存在する場合には、PID制御が用いられてきた。[0046]図10は、従来法の追従を示す図であり、図11は、本願発明の手法を示す図である。図10及び図11で、横軸は時間であり、縦軸は出力である。(a)は800rpmでの、(b)は1200rpmでの、(c)は1600rpmでのシミュレーション結果を示す。図10にあるように、従来法では、高回転になるほど追従が困難になる。それに対し、本願発明の手法では、高回転でも、素早い追従が実現できている。産業上の利用可能性[0047]本願発明は、制御対象がむだ時間を含むものに利用することができ、例えば、機械システムやプロセス系の制御(例えば、ロックアップ機構付トルクコンバータを有する車両のロックアップクラッチスリップ制御など)などに利用可能である。ライセンスをご希望の方、特許の内容に興味を持たれた方は、下記「問合せ先」まで直接ご連絡ください。同じキーワードでJ-STORE内を検索することが出来ます。