(かさんき、Adder)とは、加算を行う演算装置である。この記事ではデジタル回路によるものについて説明する。アナログ回路による加算回路の一例はオペアンプ#加算回路(電圧によるもの。他に電流の加算もある)を参照。out)によって出力する。ANDゲート、ORゲート、NOTゲートの組み合わせで作ると図のようになる。out)の関係を示す真理値表は次の通り。0SはAとBのXORゲートによる出力に他ならない。論理の方式にもよるが、たとえば三路スイッチ(たとえば階段の上のスイッチでも下のスイッチでもオンとオフをトグル可能なスイッチに見られる方式)のような構造でXORを直接実装できる方式であれば、直接実現することができる。XORの実装方法の詳細についてはXORゲートの記事を参照のこと。加算器の場合、後述する高速桁上げのためにANDとOR(ないしNOR)を生成する場合には、それらの結果を流用することもできるので、好適な設計が違うこともある。adder)は、2進数の最下位以外の同じ桁どうしの演算をして、下位からの桁上げ入力を含めて出力する。下位の桁上げ出力を上位の桁上げ入力に接続することにより、任意の桁数の2進数の加算が可能となる。1個の全加算器は、2個の半加算器と1個のORから構成される。入力が3本存在し(入力A、入力B、桁上げ入力)、全て対等に動作する。回路上は3入力が対称になっているとは限らない。入力A、入力B、桁上げ入力(X)、出力(S)、桁上げ出力(C)の関係を示す真理値表は次の通り。前述の半加算器1個を最下位桁用に、この全加算器を他の上位桁用に桁数分だけ組み合わせる事によって、任意の桁数の2進数加算器が構成できる。下図は6桁の加算器の回路図である。Carry」とは判定できない(解釈による)ことに注意が必要である。右が最上位桁(最上位ビット)キャリー先読み加算は情報処理の基本であるため、高速な情報処理のためにはまず加算器の動作の高速性が求められる。論理回路の動作速度は、入力から出力までの間にある基本論理素子(ANDまたはOR回路)の個数が大きく影響するため、加算器におけるこの段数を考察してみよう。上記の半加算器では入力AまたはBから出力Sまでの基本論理素子の段数は2、出力Cまでの段数は1である。(一般にはNOTは段数に含めない。基本論理素子を構成する回路の入力用トランジスタを逆に使うだけでNOTは実現できるからである。)同様に、全加算器ではSの段数は4、Cの段数も4になる。21段ということになる。桁数が大きくなってくるとこの段数はかなり大きいものとなるので、各素子の伝播遅延の合計の遅延時間も顕著となり高速処理の大きな障害になってくる。このため、段数を大きくしている桁上げ信号(キャリー信号)の部分を別に計算する事により、段数を減らすという事がしばしば行なわれる。adder)」と呼ぶ。