(PDP)におけるように、アナログ映像信号をクロックパルスでサンプリングする映像信号処理回路において、例えば映像信号がパソコン出力の文字信号等のように周期的に変化する場合に最適な位相のクロックパルスを発生させる手段に関する。(JP-A-2-124691参照)。調整時の入力映像信号は静止状態の信号とし、入力手段508よりCUP506へ位相合せ開始の信号が入力されると、CPU506は遅延線510の複数の出力のうちの一つを選択するセレクタ511で選択して出力する。CPU506で読み取る。EEPROM507の記憶内容によりセレクタ511の状態を設定する。ここで509は映像信号S0の水平同期信号に同期した原サンプリングクロック信号を発生する位相ロックループ(PLL)、505は映像信号S0の同期信号とセレクタ511から出力するクロック信号により、前記A/D変換回路501とメモリ502を制御作動させるサンプリング処理回路である。【発明が解決しようとする課題】以上のサンプリングクロックの位相調整法によると、入力映像信号が同一位相関係の場合は、一度設定すれば以後の位相は自動的に最適に設定され、画面を見ながら人手でクロック位相を調整する煩わしさが解消される。異なったパソコンを接続した場合、あるいは同一パソコンでも表示モードの異なる信号を表示する場合、最適位相にあるかを画面を見て確認し、ずれていれば入力手段で設定を指令して、入力が変わる毎、あるいは表示モードが変わる毎に設定し直さなければならない。セレクタのセレクト数を多くすると計数値が最小を示す範囲は広くなり最適値が判然としなくなり、他方セレクト数を少なくすると最適な位相からのずれが大きくなり、入力の僅かな変動で誤表示を起こし易くなるなど、正確な最適値が得られにくい恐れがある。memory,静止入力映像信号が必要であり、また最低2フレーム期間以上の時間を要する。samplingの数と1の数の差が最小となるようにサンプリングクロックの位相を調整する。2値信号とし、この2値信号をクロックとしてサンプリングクロックをデータとてサンプリングすると、本来のサンプリングクロックの位相が最適であれば、得られる結果は0と1がほぼ同数となるはずである。従ってこの0と1の数の差の絶対値が最小となるように本来のクロックの位相を調整することで最適のサンプリングクロックが得られる。よるサンプリングクロックの自動調整について図を用いて詳細に説明する。1,本発明の1実施例のブロック図、図2は同概要タイミング図である。ここでS1は入力映像信号である。101は映像信号S1をある閾値TLでスライスして2値信号S2を作る2値信号化回路である。1する1信号サンプリング回路である。104と105は各々0信号サンプリング回路102と1信号サンプリング信号回路103の出力を計数する計数器である。106は計数器104と105の計数値を比較する比較器である。107は元となるクロック信号を発生する原クロック発振回路である。108は原クロックから複数の位相のずれたクロックを出力する遅延回路である。109は比較器106の出力で遅延回路108の複数個の出力からサンプリングクロック信号となる一つのクロック信号S3を選択するセレクタである。S1値化信号S2でサンプリングクロック信号S3をサンプリングすると、サンプリングクロックの位相を順次進めたときに、サンプリング点の値は論理1から0に変化し、サンプリングクロックの位相を順次遅らせたとくは、サンプル点の値は0から1に変化する。従って例えば0信号サンプル度数から1信号サンプル度数を引いた値となる比較器106の出力が正のときはサンプリングクロックの位相を遅らせるようにセレクタ109を選択し、負のときは進めるように選択することで、最適な位相のサンプリングクロックが得られる。ここではサンプリングクロックS3はデューティ50%を想定しているが、デューティ50%以外のときは一定位相の位相シフト手段を用いて、前記サンプル点から180度ずれた点をサンプリングクロックの位相点とすれば良い。【0008】図3は第2の実施例のブロック図である。embodiment.ここでS1は入力映像信号である。S1をある閾値でスライスして2値信号S2を作る2値信号化回路である。202と1信号サンプリング信号回路203の出力を入力し、セレクタの選択信号を出力するCPUである。205は元となるクロック信号を発生する原クロック発振回路である。206は原クロックから複数の位相のずれたクロックを出力する遅延回路である。CPU204の出力で遅延回路206の複数個の出力からサンプリングクロック信号となる一つのクロック信号S3を選択するセレクタである。S1値化信号S2でサンプリングクロック信号S3をサンプリングすると、サンプリングクロックの位相を順次進めたときに、サンプリング点の値は論理1から0に変化し、サンプリングクロックの位相を順次遅らせたとくは、サンプル点の値は0から1に変化する。selecting,最適な位相のサンプリングクロックが得られる。180度ずれた点をサンプリングクロックの位相点とすれば良い。この実施例では、各種制御用として搭載が一般的になっているCPUを共用して、サンプリングクロックの自動位相合せ回路が得られる。【0010】図4は第3の実施例のブロック図である。embodiment.ここでS1は入力映像信号である。S1をある閾値でスライスして2値信号S2を作る2値信号化回路である。2種類のセレクタの選択信号を出力するCPUである。305は元となるクロック信号を発生する原クロック発振回路である。306は原クロックから複数の位相のずれたクロックを出力する遅延回路である。CPU304の出力の一つで遅延回路306の複数個の出力から調整用クロック信号S4となる一つのクロックを選択するセレクタAである。308はCPU304の他の出力で遅延回路306の複数個の出力からサンプリングクロック信号となる一つのクロック信号S3を選択するセレクタBである。他方入力映像信号S1が一般のテレビ信号のように周期性がなく特別サンプリングクロックとの位相合せを要しない場合は、サンプル点の値はランダムに変化する。A307を選択し、負のときは進めるように選択してほぼ零となる点の選択値で得られる調整用クロックの前記サンプリング位相点から、180度位相がずれた位相点がサンプリングクロックS3のサンプリング位相点となるようにセレクタB308を選択設定する。他方0信号サンプル度数から1信号サンプル度数を引いた値がランダムに変化するときはセレクタBの選択値は変化させずに以前の設定値のままとしておく。この実施例では、例えばマルチメディアディスプレイのように周期性のある信号とランダム位相の信号が入れ替わっても、クロック位相合せのため、位相ずれを起こしたりせず安定なサンプリングクロックが得られる。【0012】図5は第4の実施例である。ここでS1は入力映像信号である。401は映像信号S1をある閾値でスライスして2値信号S2を作る2値信号化回路である。1のデータをサンプリングする1信号サンプリング回路である。402と1信号サンプリング信号回路403の出力を計数する計数器である。406は計数器604と605の計数値を比較する比較器である。407は比較器406の出力を積分する低周波通過フィルタ(LPF)である。(LPF).408はLPFからの出力電圧で発振周波数が変化するサンプリングクロックS3を出力する電圧制御発振器(VCO)である。S1値化信号S2でサンプリングクロック信号S3をサンプリングすると、サンプリングクロックの位相を順次進めたときに、サンプリング点の値は論理1から0に変化し、サンプリングクロックの位相を順次遅らせたとくは、サンプル点の値は0から1に変化する。VCOの特性を印加電圧が大きくなる時発振周波数が増大するようにしておけば、最適な位相と周波数のサンプリングクロックが得られる。ここではサンプリングクロックS3はデューティ50%を想定しているが、デューティ50%以外のときは一定位相の位相シフト手段を用いて、前記サンプル点から180度ずれた点をサンプリングクロックの位相点とすれば良い。sufficient.この実施例では、位相だけでなく、周波数も自動的に調整されるサンプリングクロックの自動調整回路が得られる。minimize,最適のサンプリングクロックの位相に自動的に設定できる。従って従来のように、表示画面で位相ずれが起こったあと手動で設定をしなおす必要がなく、つねに自動的に最適な位相のサンプリングクロックが得られる。【図1】第1の実施例の概略ブロック図である。【図2】本実施例の概要タイミング図である。【図3】第2の実施例の概略ブロック図である。【図4】第3の実施例の概要ブロック図である。【図5】第4の実施例の概要ブロック図である。【図6】従来の実施例の概要ブロック図である。signalングし、その遅れ度数及び進み度数を計数する計数手段と、その各計数値を比較する比較手段とを備え、該比較値が最小となるように前記クロック信号発生手段を制御して、前記アナログ映像信号に最適な位相のサンプリングクロックが得られるようにしてなるサンプリングクロック自動調整方法。sampling度数と1信号サンプリング度数の差がほぼ零となるように前記遅延回路の出力を選択するようにしてなる請求項1記載のサンプリングクロック自動調整回路。each,原クロック信号発振回路と、原クロック信号を複数個の異なる位相で出力する遅延回路と、その遅延回路の出力を前記CPUの出力で選択し前記サンプリングクロック信号を出力するセレクタとを備え、前記セレクタの出力を0信号サンプリング度数と1信号サンプリング度数の差がほぼ零となるように前記遅延回路の出力を選択するようにしてなる請求項1記載のサンプリングクロック自動調整回路。circuitンプリング回路の出力の度数の差がランダムに変化するときは、得られた結果で第二のセレクタの設定値を変える事のないようにしてなる請求項1記載のサンプリングクロック自動調整回路。位相及び周波数が制御できるクロック信号発生手段として、電圧制御発振器を使用してなる請求項1記載のサンプリングクロック自動調整回路。