アルデックのハードウェア・インザループによるASICシリコン製造前検証スペクトラムを発表します。Szczurのコメント:「この四半期は、アルデックのR&Dにとっては忙しく、実りの多い時期でした。FPGAを搭載しています。Worldで発表し、好評を以て迎えられました。自然な流れとして、次にこの2製品をつないでハードウェア・ソフトウェア協調検証環境を作ることになり、ハードウェア・インザループを作ってQEMUとアルデックのHESボードをつなぎました。Chinaで発表致します。検証やバリデーションにとって非常に貴重です。ファミリなど多くのコンピュータハードウェアアーキテクチャをサポートしています。ASICデザイン向けのハイブリッド協調エミュレーション環境が完成します。HES-DVMは合成可能なSystemVerilogやVHDLで記述したデザインのどの部分でもエミュレートできます。ほとんどの場合、そういったデザインは社内開発のSoCの内部で独自の機能を実現するためのカスタムデザインです。逆に、汎用プロセッサ(CPU)はサードパーティからハードIPまたはネットリストファイルとして購入し、RTLコードは提供されません。QEMUはそのような標準部品をエミュレートし、組込みファームウェアやソフトウェアのテストを実行します。QEMUがHES-DVMプラットフォームと簡単に接続できるようになったことで、SoC内部のサブシステムをまるごと検証できるようになりました。このアプローチなら、デザインのハードウェアとソフトウェアを含めた全体を徹底的に検証できます。デザインを完成させるのに必要なデバイスドライバやファームウェアの代わりとして、ダミーパッチをあてる必要もありません。Riviera-PROとハードウェア・インザループで、シミュレーションは100桁のレベルで高速化されます。発表するライブデモでは、130倍ものシミュレーション・アクセラレーションをどう実現するか、ネットワーク・オンチップ(NoC)デザインを例にとってお見せします。Riviera-PRO上でトランザクションレベルのUVMテストベンチを実行、それによりこのNoCデザインをアルデックのFPGAボードHESTM上で動作させます。アルデックについて米国ネバダ州ヘンダーソンに本社を置くアルデックは、エレクトロニクス・デザイン検証のインダストリ・リーダです。RTL設計、RTLシミュレータ、ハードウエア・アシステッド・ベリフィケーション、SoC/ASICプロトタイピング、デザインルールチェック、CDC検証、IPコア、要求ライフサイクル管理、DO-254機能検証、組込みソリューションおよび軍事/航空宇宙向けソリューションといったパテントを取得したテクノロジを提供しています。Inc.の登録商標です。その他の商標および登録商標は各所有者の財産です。