IPの提供を開始すると発表した。PHYアーキテクチャは、シリコン実証済みのデータ・コンバータ、コンフィギュラブルなトランスミッタ、DSPベース・レシーバで構成されており、開発対象のアプリケーションに対して最適な消費電力/性能バランスを実現することができる。リーフ&スパイン型ネットワーキング・アーキテクチャで必要になる伝送容量に対応するため、10Gから400Gイーサネットのシングルならびにアグレゲート・リンクレートをサポートしており、PAM-4ならびにNRZデータ伝送方式もサポートしている。性能は、チップ間/バックプレーン/光学ならびに銅ケーブル接続に関してOIFならびにIEEE規格が定める基準をしのぐものとなっている。IP、デジタルコントローラIP、検証用IP、ソースコード・テストスイートを活用することにより、設計者は、開発対象のデータセンター向けチップに組み込む完全なイーサネットIPソリューションを手にすることができる。PHYのレシーバーには、マルチループ・クロック回路、データ・リカバリー回路のみならずフル機能のDSPも搭載されている。独自アーキテクチャを持つPAM-4トランスミッタにより、正確なフィードフォワード・イコライゼーションが優れた伝送特性を実現する。拡張性の高い独自のPHYアーキテクチャで開発されているため、112G接続が求められる次世代の800Gイーサネット・アプリケーションにも対応できる。Koeterは次のように述べている。「データセンターに必要とされる伝送容量は増加の一途であり、ネットワーク・インフラ側の負荷も拡大しています。FinFETプロセス・シリコン・デザインキットは、それぞれ2018年第三4半期、第四4半期の提供開始を予定している。IPについてシノプシスは、システムオンチップ向けの高品質かつシリコン実証済みIPのリーディング・プロバイダである。けインターフェイス(業界標準プロトコル)IP、セキュリティIP、組込みプロセッサ・コアとそのサブシステムで構成されている。Acceleratedイニシャティブは、IPプロトタイピング・キット、IP向けソフトウェアの開発キット、IPサブシステムを提供している。ための巨額の投資の所産であるだけでなく、包括的な技術サポートとともに提供されているため、設計者は、IPのSoCへの統合リスクを最小化し、最終製品の市場投入までにかかる期間を短縮することができる。詳細情報はhttp://www.synopsys.com/designwareより入手可能。Software)をカバーするソリューションを提供している。電子設計自動化(EDA)ソリューションならびに半導体設計資産(IP)のグローバル・リーディング・カンパニーとして長年にわたる実績を持ち、ソフトウェア品質/セキュリティ・ソリューションの分野でも業界をリードしており、世界第15位のソフトウェア・カンパニーとなっている。シノプシスは、最先端の半導体を開発しているSoC(system-on-chip)設計者、最高レベルの品質とセキュリティが要求されるアプリケーション・ソフトウェアの開発者に、高品質で信頼性の高い革新的製品の開発に欠かせないソリューションを提供している。Inc.の登録商標または商標です。その他の商標や登録商標は、それぞれの所有者の知的財産です。