業界標準となっているタイミング・サインオフ・テクノロジならびに先進のマシンラーニング・テクノロジによりデザイン・サインオフを再定義するブレイクスルーを実現。PrimeYieldの提供開始を発表した。このソリューションは、特許技術の高速な統計的手法をベースに、最先端マシンラーニング・テクノロジによって更なる高速化を実現している。既存のソリューションよりも1,000倍高速にデザインの歩留まり解析/最適化を実行でき、数十億トランジスタからなる量産向けSoCにも適用できる。このソリューションにより、SoC設計者は、デザインをシリコン実装する前の段階に歩留まり最適化工程を前倒しできる。Hutcheson氏は次のように語っている。「デザインをシリコンに実装する前の段階で歩留まり低下要因となる箇所を特定して修正できるというのは、画期的な技術革新です。従来のモンテカルロ手法による統計的シミュレーションを実行することなく、歩留まり最適化をシリコン試作の前段階に前倒しすることによって、開発コストを大幅に削減できるだけでなく、開発生産性も向上できます。HSPICEのコア解析エンジンを独創的に活用することで実現されており、統計的歩留まり解析をシリコン実装前に完全に実行することは不可能とされてきた解析時間の問題をマシンラーニング・テクノロジの活用により克服している。これにより、あらゆる種類と規模のデザインに対してシリコン前の歩留まり解析を実行することが可能となった。PlatformTMは、より高速で低消費電力かつ最も低コストなデザインを可能とする。PrimeYieldは、マシンラーニング・テクノロジを用いて、タイミング・クリティカルなパスに対して、高速なモンテカルロ統計的シミュレーションをHSPICEレベルの高い精度を維持しつつ数分で実行できる。従来は、統計的シミュレーションを完全に実行するには数日ないし数週間という時間がかかっていた。シノプシスが特許を持つパラメトリック歩留まり解析技術と統計的相関性モデリング技術により、これまではわずか数十セルが限界とされてきた厳格な意味での統計的歩留まり解析/最適化を、数億セルという大規模なSoCに対しても実行可能となった。PrimeYieldソリューションは、供給電圧降下や製造工程での可変性といった様々なデザイン上のばらつきに対して、歩留まりへの相関性と感受性が統計的に高いとされているクリティカルなセルを短時間で特定し最適化を実行する。業界で標準的に用いられている統計データを用いているため、迅速に適用できるソリューションである。Avidanは次のように述べている。「当社では、増加する一方のSoC設計の課題を解決できるテクノロジ・イノベーションを実現するため、長年にわたってお客様各社との協業を重ねています。Explorer®が提供してきたシリコン実装後の歩留まり解析とマネージメントから、シリコン実装前段階での統計的歩留まり解析ならびに最適化へとソリューションを拡張した。顧客企業の開発成功に対する予見性を高め、開発期間を短縮するこのソリューションの提供により、業界におけるリーダーシップをより強固なものとした。Software)をカバーするソリューションを提供している。電子設計自動化(EDA)ソリューションならびに半導体設計資産(IP)のグローバル・リーディング・カンパニーとして長年にわたる実績を持ち、ソフトウェア品質/セキュリティ・ソリューションの分野でも業界をリードしており、世界第15位のソフトウェア・カンパニーとなっている。シノプシスは、最先端の半導体を開発しているSoC(system-on-chip)設計者、最高レベルの品質とセキュリティが要求されるアプリケーション・ソフトウェアの開発者に、高品質で信頼性の高い革新的製品の開発に欠かせないソリューションを提供している。詳細な情報は、https://www.synopsys.com/ja-jpより入手可能。Inc.の登録商標または商標です。その他の商標や登録商標は、それぞれの所有者の知的財産です。