検索:検索Verilog-AMS導入・活用Verilog-AMS導入・活用の概要Verilog-AMSは、アナログ・ミックスド・シグナルの機能を記述できる言語です。SPICEの回路記述や、Verilog-HDLの論理記述とも共存できます。SPICEの素子記述では実現が難しかった「LSIワンチップ検証、機械系システムを含むシステム全体検証」などが可能となります。作成したVerilog-AMSの検証・デバッグは、EDAベンダーのシミュレータで検証することはできますが、環境設定、ライセンス、価格の問題もあって利用が難しい場合があります。そのような場合には、「なるべく投資せずに効果的に検証する手法」も用意しております。上記以外のサービスでも、Verilog-AMS関連でお困りのことがございましたら、お気軽にお問い合わせください。Verilog-AMS導入サポートVerilog-AMSの導入効果は非常に高いのですが、回路設計者にとっては馴染みにくい言語記述のため、ハードルも高くなります。perlのスクリプトなどをゼロから書ける回路設計者は少ないにも関わらず、回路設計者の多くがそれらのスクリプトを使いこなしています。雛型・例題があれば、それを修正することで容易に回路設計者も活用できるようになるわけです。「いくつかの例題を公開し、修正・活用してもらい、それを登録する」という事を繰り返すことでライブラリはどんどん大きくなり、Verilog-AMS活用も容易になっていきます。簡単な例を紹介します。//(ただし、使用するには、I(ピン名)とする。Reserved.ログイン。