FPGAは、高性能でコスト効率の高いFPGA設計を実現する業界標準の合成ソフトウェアです。Synplifyソフトウェアは、SystemVerilogおよびVHDL-2008を含む最新のVHDLおよびVerilog言語構造をサポートしています。Proは、1つのRTLと制約条件をソースとして、Altera、Achronix、Lattice、Microsemi、Xilinxなど数多くのベンタのFPGAアーキテクチャをターゲットに論理合成できます。統一された使いやすいインターフェイス、インクリメンタル・シンセシス、直観的なHDLコード解析を実行できます。タイミング、エリア、パワーの結果を最適化しつつ、できる限り合成実行時間を短縮する必要がある、大規模な設計の設計者に最適です。Proの全機能の他に、最先端のFPGA設計のための包括的なツール群を提供します。詳細については、Synplify機能比較表を参照してください。