*/こんな感じにいつもしています。一目で見分けられるようにすることのメリットがまだ見えていません。出力そのままであるか、組み合わせロジックの出力であるかを見分けることでハザードや遅延量を正しく期待する、とかでしょうか?よろしければ目的を教えていただけると勉強になります。06:51:19ふむふむ、何となく分かってきました。ありがとうございます。呼んで、90年代にはもてはやされていたのですが、最近ではあまり意味がないとして使用頻度が低下しています。生成しない使い方がありうるので、そういうときには何か記号を付けておいても良さそうですね。13:16:24)15深度のFIFOのfullをVerilogで書いた時の私の失敗例です。これがわかるまでに苦労しました。http://marsee101.blog19.fc2.com/blog-entry-763.htmlあ!これに近いことを私もやりました。本文に入れさせていただきます。製品向けの対応の設計ルールですね・正論理、負論理をはっきりさせることと、その部分でビット数が明確になりますソースを読む場合、いちいち、宣言部分まで戻って見ることをやりたくないなにしろ、300行以上はザラですからねお返事ありがとうございます。書くのとで後者の方が読みやすいという気がしないのですが、、、まだよく分かっていないみたいです。14:31:38ビット数の話はお陰さまで何となく分かりました。?とか明示するとよいでしょう書き込みありがとうございます。予防のために括弧を付ける癖を付けるというのが正しい姿勢なのでしょうね。書くのは個人的にはまだ受け入れにくいです。冗長であるというのが常識で、この書き方もそれに似ているように思えてしまいます。書き分けるのに比べてかえって視認性が悪くなってしまうのではと感じています。noneを最初に記述するという方法があります。すると定義していない信号があるとエラーになります。これはVerilog2001の構文です。Xilinxのライブラリなどでは、1ビットのwireは定義していないこともあるので、コンパイルの順番によっては、そこでエラーになることがあります。wireを書いておくと良いと思います。有用な情報をありがとうございます。影響でエラー出まくりでした。副作用について上に追記しました。