310は電力効率の高いエッジ用のSoCである。FP16で8TFlops、INT8では16Topsのピーク性能を持つ。それに16チャネルのH.264/265のデコード、1チャネルのH.264/265のエンコードができる。製造プロセスは12nmで、消費電力は8Wである。910はFP16で256TFlops、INT8では512Topsのピーク性能を持つ。128チャネルのH.264/265のデコードができる。製造プロセスはEUVを使う7nm+プロセスを使い、消費電力は350Wである。310はINT8では15Topsの性能で、消費電力は8W。Ascend910は最先端の7nm+プロセスを使いFP16で256TFlopsの性能を持つ。910を比較したものである。910は256TFlopsと2倍以上の性能である。910のFP16のピーク演算性能の比較。910を搭載し、下段に2ソケットのXeonサーバを置いた構造になっている。メモリは24DIMMで、最大1.5TBのメモリを搭載できる。2ソケットのサーバを載せた構造になっている。910を使い、クラスタ全体では512PFlops(FP16の場合)の性能を持つクラスタである。Tree接続になっている。910サーバを使ってこのようなシステムを作ることができるという話で、実際にこのようなクラスタシステムが作られたかどうかは分からない。910を2048個使う512PFlops(FP16の場合)のクラスタ。910のMCMの写真で、Vitruvianという456mm2のチップに4個のHBMメモリが付き、外部接続用のNimbusチップが付いている。全体を長方形に整えるための2個のダミーダイがついており、MCMには全部で8個のダイが搭載されている。910のMCMの写真とチップの配置図。配置図の方は90度回転している。2個のダミーダイを含めて8個のチップが搭載されている次の図はAscend910チップのダイ写真と1個のコアの拡大写真である。910の32個のコアはRead、Writeともに128GB/sのバンド幅のメッシュネットワークで接続されている。チップ間の接続は他のAscend910とのNUMA接続用の3×240GbpsのHCCSというポートとネットワーク接続用の2×100GbpsのRoCEポートを持っている。910チップのダイ写真と1個のコアの拡大写真。910の32個のコアはメッシュネットワークで接続されており、ネットワークはRead、Writeともに128GB/sのバンド幅を持つ。それに加え他のDaVinciコアと接続する3×240GbpsのHCCSポートと2本の100GbpsのRoCEでネットワークに接続できるチップ上のメッシュネットワークは1024bit幅で2GHzで動作している。32個のコアの一部は上下、左右に隣接する2つのコアを纏めて6行4列のメッシュネットワークで接続されている。オンチップのL2キャッシュのアクセスバンド幅は4TB/s、オフチップの4個のHBM2のアクセスバンド幅は1.2TBとなっている。910のオンチップネットワーク。一部の隣接するコアを纏めて6行4列のメッシュで32コアを接続している。L2キャッシュへのバンド幅は4TB/s、HBMへのアクセスは1.2TB/s今後の改良であるが、現在は持っていないキャッシュSRAMを3Dパッケージでロジックチップの下に抱き込んで取り付け、MCMを大きくして6個のHBMを接続することを目指す。これによりHBMの部分のメモリバンド幅の不足が緩和される。データ/モデル、パイプラインの並列性を使用するための汎用的な方法、データの精度を統一する方法、アーキテクチャの最適点(スイートスポット)を見つける方法を見つけることなどがある。910は約2年後の発表であるので性能が高くて当然と言える。それでもV100の120TFlopsの2倍の256TFlopsを実現したのは大したものであり、中国メーカーの動きからは目が離せない。(次回は9月17日の掲載となります)※本記事は掲載時点の情報であり、最新のものとは異なる場合があります。Corporation。