EPROM,EEPROMなどの検査方法に関するものである。MOSトランジスタの微細化が達成されるとともに、メモリは大容量化の一途を辿っている。最近、1GビットのDRAMが試作されたとの報告があった。prototype.【0003】大容量メモリに関する問題点の一つはメモリの良否を判定するメモリチップの検査である。消費電力などの試験はメモリチップ全体に対して一回で検査できる項目もあるが、各メモリセルが正しくデータの読み書きができるかについては、1ビットごとに検査するのが普通である。[0004]【発明が解決しようとする課題】ところで、上述した従来の検査方法では、メモリの大容量化に伴い、検査に要する時間が膨大になり、メモリチップのコスト増の原因となる。"0"また“1”の二つであるが、最近の不揮発性メモリにおいては、メモリの効率を向上させるため、三つ以上の多値論理も考えられており、いわゆる多値メモリの実用化が進められている。多値メモリの場合、メモリチップの検査が複雑になり、それに伴うメモリチップのコスト増が心配されている。it.【0005】本発明は、かかる事情に鑑みてなされたものであり、その目的は、検査時間を短縮でき、ひいてはメモリチップのコスト低減を図れる不揮発性メモリの検査方法を提供することにある。[0006]【課題を解決するための手段】上記目的を達成するため、本発明は、電荷蓄積層に対する電荷の注入または上記電荷蓄積層からの電荷の放出によりしきい値電圧を遷移させて、データの書き込みを行う不揮発性メモリの検査方法であって、各メモリセルに対して、実質的な書き込みを行った後、上記メモリセルのしきい値電圧が所定のレベルになっているか否かを検査する。data,かつ、トンネル酸化膜が上記電荷蓄積層とドレイン拡散層との間に形成されている不揮発性メモリの検査方法であって、各メモリセルに対して、上記電荷蓄積層に電子を注入した後、上記メモリセルのしきい値電圧が所定のレベルになっているか否かを検査する。data,かつ、トンネル酸化膜が上記電荷蓄積層と電流経路領域との間に形成されている不揮発性メモリの検査方法であって、各メモリセルに対して、上記電荷蓄積層から電子を放出させた後、上記メモリセルのしきい値電圧が所定のレベルになっているか否かを検査する。cell,所定のしきい値電圧になっているか否かによって、メモリセルの良否を判定する。cell.【0010】たとえば、トンネル酸化膜が電荷蓄積層とドレイン拡散層との間に形成されているFLOTOX型不揮発性メモリにおいては、各メモリセルの電荷蓄積層に電子を注入した後、読み出しを行う。電子の注入により、トンネル酸化膜が正常なメモリセルのしきい値電圧はハイレベルになり、読み出し時、メモリセルのコントロールゲートに所定の読み出し電圧が印加されても、メモリセルがオフ状態のままになる。トンネル酸化膜に欠陥があるメモリセルは電荷蓄積層とドレイン拡散層とが導通されるため、読み出し時、メモリセルのコントロールゲートに所定の読み出し電圧が印加された場合、電荷蓄積層(フローティングゲート)の電位は電荷量がゼロのときのメモリトランジスタのしきい値より高いため、メモリセルがオン状態となる。this,読み出し時メモリセルのオン・オフ状態を検出することにより、不良メモリセルを発見できる。cell.【0011】また、トンネル酸化膜の大部分がチャネル領域の上に形成されている、たとえばフラッシュメモリにおいては、各メモリセルに対して、たとえば、紫外線照射などにより電荷蓄積層から電子を放出させた後、読み出しを行う。電子の放出により、正常なメモリセルにおいて、しきい値電圧がローレベルになり、読み出し時、メモリセルのコントロールゲートに所定の読み出し電圧が印加されると、メモリセルがオン状態になる。トンネル酸化膜に欠陥があるメモリセルにおいては、電荷蓄積層とチャネル領域、すなわち基板とが導通され、欠陥を通してチャネル領域からフローティングゲートに電子が注入され、メモリセルのしきい値電圧が高くなり、読み出し時にメモリセルがオフ状態のままとなる。これにより、読み出し時メモリセルのオン・オフ状態を検出することにより不良メモリセルを発見できる。cell.【0012】本発明の検査方法により、メモリセルの検査はメモリチップ上に不良ビットを検出した場合、ただちに検査を中止し、次のチップの検査を行うことになるので、検査時間の短縮を図れる。Oxide)型のEEPROMのメモリセルの簡略断面図である。Sの2個のトランジスタから構成されている。Sのドレイン、10はセレクトゲートをそれぞれ示している。Sのドレイン電極をそれぞれ示している。)膜および窒化シリコン(SiN)膜などからなる層間絶縁膜が形成されている。フローティングゲート2とシリコン基板4との間に、またセレクトゲート10とシリコン基板4との間に酸化シリコンからなるゲート絶縁膜が形成されている。2程度のトンネル電流が流れる。FLOTOX型EEPROMはこのFN電流を用いて、フローティングゲート2に対して電子の注入および放出を行う。Mのドレイン6との間に形成されている。Mのフローティングゲート2に電子を注入し、そして読み出しを行う。Sのドレイン電圧がプルアップ電圧に保持される。Sのドレイン電圧がプルアップ電圧より低くなる。Sのドレイン電圧を検査することにより、メモリセルの良否を判定する。cell.【0019】以下、この検査方法について、図面を参照しつつ、さらに詳細に説明する。2を参照しつつ、FLOTOX型EEPROMの電子注入の動作について説明する。Sのソースおよびドレイン領域はn型として、説明を行う。thを遷移させ、“1”または“0”レベルのデータに対応させる。2への電子の注入および放出はトンネル酸化膜3を流れるFN電流により行われる。3.【0020】図2は電子注入時にEEPROMの各電極のバイアス状態を示す回路図である。