is,読み出し時トンネル酸化膜3に欠陥のあるメモリセルは、フローティングゲート2から電子が放出されたメモリセルと同様な状態になる。emitted.【0030】このため、メモリセルの初期不良を検査するとき、上述したように、まず、すべてのメモリセルに対して電子の注入を行い、そして読み出しを行う。TDが前記のように、プルアップ電圧のレベル、すなわち約1Vの電圧が保持される。TDが下がり、たとえば0.2Vとなる。TDが低くなっているメモリセルのトンネル酸化膜3に欠陥があると判断でき、これによって、不良メモリセルの検出ができる。cell.【0033】以上、EEPROMの不良メモリセルの検査方法に関して説明した。TDがプルアップ電圧より低い場合は、メモリセルのトンネル酸化膜3が不良であると判断する。これにより、すべてのメモリセルに対して、一回の電子注入と一回の読み出しによりトンネル酸化膜破壊による不良メモリセルを検出でき、メモリセルの検査時間を短縮できる利点がある。example,フラッシュメモリの断面を示す簡略断面図である。Fによって構成されている。F.【0035】図5において、1aはコントロールゲート、2aはフローティングゲート、3aはトンネル酸化膜、4はシリコン基板、5aはソース、6aはドレインをそれぞれ示している。CGはコントロールゲート電極、Sはソース電極、Dはドレイン電極をそれぞれ示している。図示していないが、コントロールゲート1aとフローティングゲート2aとの間に酸化シリコン膜および窒化シリコン膜などからなる層間絶縁膜が形成されている。th,“1”または“0”レベルのデータに対応させる。FN電流あるいはチャネルホットエレクトロンによって、フローティングゲート2aに電子を注入し、FN電流によって、フローティングゲート2aから電子を放出させる。2a.【0037】フラッシュメモリにおいて、トンネル酸化膜3aの一部分はソース5a、ドレイン6aの領域上に存在するが、通常チャネル領域上に最も面積が大きい。region.【0038】このような構成を有するフラッシュメモリの検査にあたっては、まず、各メモリセルに対して、フローティングゲート2aから電子を放出させ、そして読み出しを行う。Fのドレイン電圧がプルアップ電圧より低くなる。トンネル酸化膜3aに欠陥がある場合は、フローティングゲート2aとシリコン基板4とが導通され、読み出し時に、欠陥を通してチャネル領域からフローティングゲートに電子が注入され、メモリセルのしきい値電圧が高くなり、読み出し時にメモリセルがオフ状態のままとなり、メモリセルのドレイン電圧がプルアップ電圧に保持される。このため、メモリセルに対して、フローティングゲート2aから電子を放出させた後、読み出しを行い、読み出し時メモリセルのドレイン電圧を検査することにより、メモリセルの良否を判定する。cell.【0039】以下、この検査方法について、図面を参照しつつ、さらに詳細に説明する。6を参照しつつ、フラッシュメモリのフローティングゲート2aから電子を放出させる動作について説明する。6a領域はn型として、説明を行う。Fの各電極のバイアス状態を示す回路図である。