1.1/2.0が登場予定2ページCCIXの階層はどうなっているのか?2CCIXの階層はどうなっているのか?さて、そんなCCIXのインプリメントがPhoto07となる。1.0のPHYでは最大25GT/secまでの転送がサポートされている。1.0ではPCIeのPHYとデータリンクを共有する実装がメインだが、本来CCIXはPHYに関してかなり自由度があり、複数のPHYをサポートできる。Baseというあたりは、基本的なアイデアはPCIeに近いのではないかと思う。Layerでの実装である)。Layerの実装というか、概念図をPhoto08に示す。CCIX」にはもう少し細かく説明がある。Agentはメモリに対するI/Fをそれぞれ担う形であるPhoto09がCCIXを利用してのトポロジー構成例である。NVLINKなどと同じくスイッチの存在も許すので、直接接続以外にもスイッチ経由での接続も可能であり、さまざまなトポロジー接続が可能とする。Photo09:筆者のTwitterでも呟いたのだが、CCIXを使うとHyperCubeとか簡単にできそうな気がするただこうした複雑な構成の場合、そのトポロジー管理を誰が行うのかがホワイトペーパーを読んでも良く分からなかった。Consortiumに確認したいと思う。CCIXがもう1つ面白いのは、ソフトウェア側の話である。アクセラレータの接続であれば、ドライバが介在するのは普通だが、メモリ接続となると普通はドライバは介在しない。これもあってCCIXはドライバレスモデルを目指しているとする(Photo10)。Photo10:もちろん現状では色々制限があるので、無理であり、今後のOSカーネルにCCIXの対応を組み込むことが必要であるちなみに管理機構は、当面はPCIeのものをそのまま利用する模様だ(Photo11)。Photo11:将来的にはPCIeを使わない形でCCIXが実装される可能性もありそうなので、仕組みとしてはPCIeのエラーレポーティングやマネジメントを利用しつつ、実装は異なる形になっていくのかもしれないまたソフトウェア側にて、今後提供予定の機能はPhoto12に示されている。Configurationというのは、ホットプラグに対応ということであろう。ConsortiumはすでにCCIXのアプリケーション適用例をいくつか示している。Acceleration(Photo13)で、アクセラレータへのI/Oを削減できる(キャッシュコヒーレンシだから、書いたらそのままアクセラレータに反映される)ほか、データ構造をそのまま受け渡しできることで、CPU負荷を75%減らし、2倍のスループットを実現できたとしている。25G/56Gでのデモも行われたそうだ(Photo14)。Photo13:具体的にどんなアクセラレータを使ったのか、の説明は特になされなかったPhoto14:デモが行われたのがHPC向けのイベントであるISC18とかSC17というあたり、最初のCCIX対応アプリケーションはやはりHPC向けになりそうだ最後にXilinxのCCIX対応ラインアップについても説明があったので紹介しておきたい。Gen4×8構成として、ここにCCIXを通す形となるそうだ。キャッシュはとりあえずソフトIP(つまりファブリックを利用しての実装)となっているとの事である。Consortiumがブースを設けるそうなので、ここでもう少し色々聞いてくる予定である。※本記事は掲載時点の情報であり、最新のものとは異なる場合があります。Corporation。