プログラマブルな高速オーバーレンジ検出と信号モニタリング。システム温度管理用のオンチップ温度ダイオード。デュアルADCのADCAD9208と互換性有り。コンバータ(ADC)です。いやすさを考慮した設計になっています。広帯域アナログ信号を直接サンプリングできる通信アプリケーションをサポートするように設計されています。広い入力帯域幅、高サンプリング・レート、優れた直線性、および低消費電力を小型パッケージで実現できるように最適化されています。コアは、出力補正ロジックを内蔵する多段の差動パイプライン・アーキテクチャを採用しています。広帯域幅の入力を備えており、サポートされている多様な入力範囲から選択できます。電圧リファレンスを内蔵しているので設計が容易です。アナログ入力とクロック信号は差動入力です。つのデジタル・ダウンコンバータ(DDC)に接続されています。ビット周波数変換器(数値制御発振器(NCO))とデシメーション・フィルタの複数の信号処理段で構成されています。プリセット帯域を汎用入出力(GPIO)ピンで選択するか、あるいはコヒーレントな高速周波数ホッピング・メカニズムを使って帯域を選択します。プログラム可能なプロファイルを介して選択可能です。ブロックの他に、通信用レシーバーの自動ゲイン制御(AGC)機能を簡素化するいくつかの機能を備えています。高速検出コントロール・ビットを使って、入力信号電力をモニタリングすることができます。入力信号レベルがプログラマブルな閾値を超えると、高速検出インジケータがハイ・レベルになります。入力のオーバーレンジ状態を回避することができます。高速検出出力に加え、信号モニタリング機能も備えています。デジタル化される信号に関する追加情報を提供します。レーンのいずれかのレーン構成にすることができます。入力ピンによってサポートされています。必要に応じて大幅な省電力を可能にする柔軟なパワーダウン・オプションがあります。ピンを使ってプログラムできます。ジャンクション温度範囲で仕様が規定されています。以上の米国の特許または国際特許によって保護されている可能性があります。つの機能で表記しています。製品のハイライトチャンネルあたりの消費電力が低い。信号の中間周波数(IF)サンプリングが可能。バッファを備えた入力なのでフィルタの設計と実装が容易。NCOブロックにより、マルチバンド・レシーバーをサポート。プログラマブルな高速オーバーレンジ検出。システム温度管理用のオンチップ温度ダイオード。X+AD9680AD9680は、デュアル、14ビット、1.25GSPS/1GSPS/820MSPS/500MSPSのA/Dコンバータ(ADC)です。サイズおよび使い易く設計されています。このデバイスは、最大2GHzまでの広帯域幅アナログ信号をサンプリングするように設計されています。AD9680は、小型パッケージ内に、広い入力帯域幅、高サンプリング・レート、優れた直線性および低消費電力と最適化されています。デュアルのADCコアは、マルチステージの差動パイプライン・アーキテクチャを採用し、出力誤差補正ロジックを内蔵しています。各ADCは、ユーザー選択可能な多様な入力範囲をサポートする広帯域幅入力となっています。リファレンス電圧を内蔵しているため設計が容易です。アナログ入力とクロック信号は、差動の入力となっています。各ADCデータの出力は、2つのデジタル・ダウンコンバータ(DDC)に内部で、接続されています。各DDCは、5段にカスケードされた信号処理段で構成されています。:12ビットの周波数変換(NCO)と4つのハーフ・バンド・デシメーション・フィルタ。DDCはデフォルトでバイパスされます。DDCブロックに加えて、AD9680は、通信用レシーバ内の自動ゲイン制御(AGC)機能を簡素化する幾つかの機能を備えています。プログラマブルなスレッショールド検出器を使うと、ADCの高速検出ビットを使って着信信号パワーをモニタすることができます。入力信号レベルがプログラマブルなスレッショールドを超えると、高速検出インジケータがハイ・レベルになります。このスレッショールド・インジケータの待ち時間は小さいため、迅速にシステム・ゲインを下げてADC入力で範囲外状態を回避することができます。JESD204Bベースの高速シリアル出力は、1、2、4レーン配置のさまざまな構成にすることできます。複数個のデバイス同期は、SYSREF±とSYNCINB±入力ピンを通してサポートされています。AD9680は柔軟なパワーダウン・オプションを備えており、必要に応じて大幅な省電力を可能にします。これら全ての機能は、1.8V~3.3Vの3線SPIを使ってプログラムすることができます。AD9680は、64ピン鉛フリーLFCSPパッケージを採用し、-40°C~+85°Cの工業用温度範囲にわたって仕様規定されています。この製品はUS特許によって保護されています。製品のハイライト広いフルパワー帯域幅は、最大2GHZまでの信号のIFサンプリングをサポートします。プログラマブル入力終端を持ったバッファ入力は、フィルタの設計と導入を簡素化します。4つの内蔵された広帯域デシメーション・フィルタと数値制御発振(NCO)ブロックは、マルチバンド・レシーバをサポートします。柔軟なシリアル・ポート・インターフェース(SPI)は、システムが必要とする仕様にミートするための、いろいろな製品の特性と機能を制御します。X+AD6674AD6674は385MHz帯域幅のミックスド・シグナル中間周波数(IF)レシーバです。500MSPSのA/Dコンバータ(ADC)と4個の広帯域DDC、NSR、VDRモニタからなる各種デジタル・シグナル・プロセッサ・ブロックで構成されています。い易さを考慮して設計されています。この製品は通信アプリケーションに対応するように設計されており、最大2GHzの広帯域アナログ信号をサンプリングできます。目標に最適化されています。デュアルのADCコアはマルチステージの差動パイプライン・アーキテクチャを採用し、出力誤差補正ロジックを内蔵しています。入力範囲に対応します。リファレンス電圧を内蔵しているので回路設計が容易です。MSPSのA/Dコンバータ(ADC)です。い易さを考慮して設計されています。GHzの広帯域アナログ信号をサンプリングできるように設計されています。デュアルのADCコアはマルチステージの差動パイプライン・アーキテクチャを採用し、出力誤差補正ロジックを内蔵しています。各ADCの入力は広帯域になっており、ユーザー選択可能な、多様な入力範囲に対応します。リファレンス電圧を内蔵しているので回路設計が容易です。各ADCのデータ出力はオプションで内部的に2つのデジタル・ダウン・コンバータ(DDC)に接続されています。各DDCは直列接続の4つの信号処理段で構成されています:12ビット周波数変換器(NCO)、4つのハーフバンド・デシメーション・フィルタ。AD9691はレシーバDDC回路の他に、通信用レシーバ内に自動ゲイン制御(AGC)機能を簡素化する複数の機能を備えています。スレッショールドが可変の検出器を使うと、ADCの高速検出出力ビットを使って着信信号電力をモニタすることができます。入力信号レベルが可変のスレッショールドを超えると、高速検出インジケータがハイ・レベルになります。このスレッショールド・インジケータの待ち時間は小さいため、ユーザーは迅速にシステム・ゲインを下げてADC入力でのオーバーレンジ状態を回避することができます。JESD204Bに基づく高速シリアル出力を1レーン、2レーン、または4レーンの多様なレーン構成にすることができます。複数個のデバイス同期は、SYNCINB±入力ピンを通してサポートされています。AD9691は88ピンの鉛フリーLFCSPパッケージを採用し、-40°C~+85°Cの工業温度範囲で仕様を規定しています。デュアルA/Dコンバータ(ADC)。GHZまでの信号のIFサンプリングをサポートします。プログラマブル入力終端を持ったバッファ入力は、フィルタの設計と導入を簡素化します。柔軟なシリアル・ポート・インターフェース(SPI)は、個別のシステム要求を満たすために製品の各種特性と機能を制御します。mmの88ピンLFCSP。コンバータ(ADC)です。ロー・パワー、小型化、使いやすさを目指して設計されたオンチップ・バッファとサンプル&ホールド回路を備えたデバイスです。広帯域幅アナログ信号をダイレクト・サンプリングする通信アプリケーションをサポートできるように設計されています。広い入力帯域幅、高サンプリング・レート、優れた直線性、ロー・パワーを小型パッケージで実現できるように最適化されています。コアはマルチステージの差動パイプライン・アーキテクチャを採用し、出力誤差補正ロジックを内蔵しています。入力は広帯域幅になっており、サポートされている多様な入力範囲から選択できます。電圧リファレンスを内蔵しているので設計が容易になります。アナログ入力とクロック信号は差動入力です。つのデジタル・ダウンコンバータ(DDC)に接続されています。ビット周波数変換器(数値制御発振器(NCO))とデシメーション・フィルタの複数の信号処理段が接続された構成になっています。プリセット帯域を汎用入出力(GPIO)ピンで選択できるほか、コヒーレントな高速周波数ホッピング・メカニズムを帯域選択に利用できます。動作はシリアル・ポート・インターフェース(SPI)プログラマブル・プロファイルを介して選択可能です。ブロックの他に、通信用レシーバー内に自動ゲイン制御(AGC)機能を簡素化する複数の機能を備えています。高速検出コントロール・ビットを使って入力信号電力をモニタリングすることができます。入力信号レベルがプログラマブルな閾値を超えると、高速検出インジケータがハイ・レベルになります。入力のオーバーレンジ状態を回避することができます。高速検出出力に加え、信号モニタリング機能も備えています。デジタル化される信号に関する追加情報を提供します。レーンのいずれかのレーン構成にすることができます。入力ピンを通してサポートされています。必要に応じて大幅な省電力を可能にする柔軟なパワーダウン・オプションがあります。ピンを使ってプログラムできます。ジャンクション温度(TJ)範囲で仕様規定されています。以上の米国の特許または国際特許によって保護されている可能性があります。つの機能で表記しています。X+AD9690AD9690は、14ビット、1GSPSのA/Dコンバータ(ADC)です。い易さを考慮して設計されています。GHzの広帯域アナログ信号をサンプリングできるように設計されています。目標に最適化されています。ADCコアはマルチステージの差動パイプライン・アーキテクチャを採用し、出力誤差補正ロジックを内蔵しています。ADCの入力は広帯域になっており、ユーザー選択可能な、多様な入力範囲に対応します。リファレンス電圧を内蔵しているので回路設計が容易です。アナログ入力とクロック信号は差動入力です。ADCのデータ出力は内部的に2つのデジタル・ダウン・コンバータ(DDC)に接続されています。各DDCは直列接続の4つの信号処理段で構成されています:12ビット周波数変換器(NCO)、4つのハーフバンド・デシメーション・フィルタ。AD9690はレシーバDDC回路の他に、システム・レシーバ内に自動ゲイン制御(AGC)機能を簡素化する複数の機能を持っています。スレッショールドが可変の検出器を使うと、ADCの高速検出出力ビットを使って着信信号電力をモニタすることができます。入力信号レベルが可変のスレッショールドを超えると、高速検出インジケータがハイ・レベルになります。このスレッショールド・インジケータの待ち時間は小さいため、ユーザーは迅速にシステム・ゲインを下げてADC入力でのオーバーレンジ状態を回避することができます。JESD204Bに基づく高速シリアル出力を1レーン、2レーン、または4レーンの多様なレーン構成にすることができます。複数個のデバイス同期は、SYSREF±とSYNCINB±入力ピンを通してサポートされています。AD9690には必要に応じて大幅な省電力を可能にする柔軟なパワーダウン・オプションがあります。V対応3線式SPIを使って設定可能です。AD9690は64ピンの鉛フリーLFCSPパッケージを採用し、-40°C~+85°Cの工業温度範囲で仕様を規定しています。この製品は米国の特許によって保護されています。X+AD9694AD9694は、クワッド、14ビット、500MSPSのA/Dコンバータ(ADC)です。い易さを考慮して設計されています。GHzの広帯域アナログ信号をサンプリングできるように設計されています。目標に最適化されています。コアはマルチステージの差動パイプライン・アーキテクチャを採用し、出力誤差補正ロジックを内蔵しています。各ADCの入力は広帯域になっており、ユーザ選択可能な、多様な入力範囲に対応します。電圧リファレンスを内蔵しているので回路設計が容易です。アナログ入力とクロック信号は差動入力です。ADCデータ出力の各ペアはクロスバー・マルチプレクサを介して内部で2個のDDCに接続されています。各DDCは直列接続された5段の信号処理段で構成されています:48ビット周波数変換器(NCO)と最大4個のハーフバンド・デシメーション・フィルタ。機能を簡素化する複数の機能を備えています。スレッショールドが可変の検出器を使うと、ADCの高速検出出力ビットを使って着信信号電力をモニターすることができます。入力信号レベルが可変のスレッショールドを超えると、高速検出インジケータがハイ・レベルになります。このスレッショールド・インジケータのレイテンシは小さいため、ユーザは迅速にシステム・ゲインを下げて、ADC入力がオーバー・レンジ状態になるのを防ぐことができます。1)準拠高速シリアル出力に構成できます。SYSREF±、SYNCINB±AB、SYNCINB±CD入力ピンを通して複数のデバイスを同期させることができます。AD9694には必要に応じて大幅な省電力を可能にする柔軟なパワーダウン・オプションがあります。AD9694は72ピンの鉛フリーLFCSPパッケージを採用し、-40°C~+105°Cのジャンクション温度範囲で仕様を規定しています。製品のハイライトチャンネルあたりの消費電力が低い。広いフルパワー帯域幅は、最大1.4GHzまでの信号のIFサンプリングをサポートします。バッファ付き入力によりフィルタの設計と実装が容易。ブロックにより、マルチバンド・レシーバをサポート。柔軟なシリアル・ポート・インターフェース(SPI)は、個別のシステム要求を満たすために製品の各種特性と機能を制御します。プログラマブルな高速オーバー・レンジ検出機能。システムの温度管理用ダイオード温度センサーを内蔵。モニタ回路からなる各種デジタル処理ブロックで構成されています。いやすさを実現しています。通信アプリケーションをサポートするように設計されています。コアは、出力誤差補正ロジックを内蔵する多段の差動パイプライン・アーキテクチャを採用しています。選択可能な様々な入力範囲をサポートする広帯域入力を備えています。電圧リファレンスを内蔵しているので設計が容易です。広い入力帯域幅、優れた直線性、小型パッケージで低消費電力になるように最適化されています。アナログ入力とクロック信号入力は差動です。内部で接続されています。個のハーフバンド・デシメーション・フィルタ)で構成されています。ブロックに内部で接続されています。性能を向上させることができます。つの異なる出力モードをサポートします。性能をサポートするように処理されます。ブロックに内部で接続されています。オプションとしてのこのモードにより、規定された入力信号のフル・ダイナミック・レンジが可能になります。アプリケーションに基づく)範囲内の入力は変化せずに通過します。入力がこの規定されたマスク範囲を外れると、出力の分解能が低下します。監視レシーバのダイナミック・レンジは規定された入力周波数マスクによって決まります。信号がこの周波数マスク範囲内で規定された電力レベルを超える場合、出力分解能は切り詰められます。受信のアーキテクチャをサポートします。機能を簡素化するいくつかの機能を備えています。高速検出出力ビットを使って入力信号電力をモニタリングすることができます。入力信号レベルがプログラマブルな閾値を超えると、高速検出インジケータがハイ・レベルになります。入力のオーバーレンジ状態を回避することができます。本のレーンに設定することができます。入力ピンにより、複数デバイスの同期に対応します。必要に応じて大幅な省電力を可能にする柔軟なパワーダウン・オプションを備えています。ジャンクション温度範囲で仕様規定されています。製品のハイライトチャンネルあたりの低い消費電力。サンプリングをサポートする広いフルパワー帯域幅。フィルタの設計と実装を容易にするバッファ付き入力。プログラマブルな高速オーバーレンジ検出。システムの温度管理用温度ダイオードを内蔵。X+AD9234AD9234は、12ビット、1GSPS/500MSPSのデュアルA/Dコンバータです。い易さを考慮して設計されています。この製品は広帯域のアナログ信号をサンプリングするように設計されています。デュアルのADCコアはマルチステージの差動パイプライン・アーキテクチャを採用し、出力誤差補正ロジックを内蔵しています。各ADCの入力には広帯域のバッファが接続されており、ユーザー選択可能な、多様な入力範囲をサポートします。リファレンス電圧を内蔵しているので回路設計が容易です。各ADCのデータ出力はオプションで内部的に1/2デシメーション回路ブロックに接続されます。AD9234は通信用レシーバの中の自動ゲイン制御(AGC)機能を簡素化する複数の機能を備えています。スレッショールドが設定可能な検出器を使うと、ADCの高速検出出力ビットを使って着信信号電力をモニタすることができます。入力信号レベルが設定可能なスレッショールドを超えると、高速検出インジケータがハイ・レベルになります。このスレッショールド・インジケータの待ち時間は小さいため、ユーザーは迅速にシステム・ゲインを下げてADC入力でのオーバーレンジ状態を回避することができます。高速検出出力に加え、AD9234は信号をモニタする機能も備えています。信号モニタ・ブロックは、ADCでデジタル化された信号に関する追加の情報を提供します。JESD204Bベースの高速シリアル出力を、1、2、4レーン配置のさまざまな構成にすることできます。複数個のデバイス同期は、SYSREF±入力ピンとSYNCINB±入力ピンを通してサポートされます。AD9234には必要に応じて大幅な省電力を可能にする柔軟なパワーダウン・オプションがあります。これらすべての機能は1.8V~3.3V対応3線SPIを使って設定可能です。AD9234は64ピンの鉛フリーLFCSPパッケージを採用し、-40°C~+85°Cの工業温度範囲で仕様を規定しています。この製品は米国の特許によって保護されています。製品のハイライト低消費電力アナログ・コア:12ビット、チャンネル当り1.5Wの1.0GSPSデュアルA/Dコンバータ(ADC)。広いフルパワー帯域幅は、最大2GHzまでの信号のIFサンプリングをサポートします。プログラマブル入力終端を持ったバッファ入力は、フィルタの設計と導入を簡素化します。柔軟なシリアル・ポート・インターフェース(SPI)は、個別のシステム要求を満たすために製品の各種特性と機能を制御します。プログラマブルな高速オーバーレンジ検出機能9mm×9mmの64ピンLFCSPを採用14ビット、1GSPSデュアルADCのAD9680とピン互換です。X+AD9625AD9625は、12ビットのモノリシック・サンプリングA/Dコンバータ(ADC)で、秒あたり最大2.6ギガ・サンプル(GSPS)までの変換レートで動作します。この製品は、2ndナイキスト領域までの広帯域アナログ信号をサンプリングするために設計されています。AD9625の広い入力帯域幅、高いサンプリング・レートおよび優れた直線性の組み合わせは、スペクル・アナライザー、データ・アクイジション・システムおよびレーダや電子妨害システム(EMC)のような軍用電子アプリケーションにとって最適となっています。アナログ入力、クロック並びにSYSREF±信号は、差動の入力となっています。JESD204Bベースの高速シリアル出力は、1、2、4、6レーンまたは8レーン配置のさまざまな構成が可能となっています。このデバイスは、工業用温度範囲-40°C~+85°Cにわたって仕様規定されています。使い易く設計されています。この製品は、最大125MSPSまでの変換レートで動作し、小型パッケージ・サイズを重要とするアプリケーション向けに、並外れたダイナミック性能と低消費電力化に関して最適化されています。LVDS互換のサンプル・クロック・レートを必要とします。ほとんどのアプリケーションでは、外付けのリファレンス電圧またはドライバ部品を必要としません。各チャンネルは独立したパワーダウン機能をサポートしており、全チャンネルがディスエーブル時の消費電力は14mW(typ)未満となります。このADCは、プログラマブルな出力クロック、データ・アライメントおよびデジタル・テスト・パターン発生器など、柔軟性を最大化しシステム・コストを最小化するような設計のための、いくつかの特長を備えています。デジタル・テスト・パターンとしては、決まった擬似乱数パターンを含んでおり、カスタムのユーザー定義のテスト・パターンもシリアル・ポート・インターフェース(SPI)を介して入力することも可能です。AD9656はRoHS準拠、非磁性の56ピンLFCSPパッケージを採用しています。仕様は工業温度範囲-40°C~+85°Cにわたって規定されています。製品のハイライト小型フットプリント形状。内蔵PLLは、単一のADCサンプリング・クロックでの使用を可能とし、PLLはADCのサンプリング・クロックをJESD204Bのデータ・レート・クロックに対応するまでの逓倍を行います。X+AD9250AD9250は、デュアル、14ビットのADCで、最大250MSPSのサンプリング速度を持っています。多機能性を必要とする通信アプリケーションをサポートするように設計されています。このADCコアは、マルチステージの差動パイプライン・アーキテクチャを採用し、出力誤差補正ロジックを内蔵しています。ADCコアは、ユーザー選択可能な多様な入力範囲をサポートする広帯域幅入力を特長としています。電圧リファレンスを内蔵しているためデザインが容易です。デューティ・サイクル・スタビライザは、ADCへのクロック・デューティ・サイクルの変動を補償して、コンバータの優れた性能を維持します。JESD204Bの高速シリアル・インターフェースは、ボード上の必要経路を削減し、通常受信用デバイスに必要とされているよりも少ないピン数を実現します。デフォルトでのADC出力データは、2つのJESD204Bシリアル出力レーンへ直接出力することができます。これらの出力はCML電圧レベルとなっています。4種のモードは、M=1または2(シングルまたはデュアル・コンバータ)とL=1、または2(1レーンまたは2レーン)のいかなる組み合わせもサポートします。デュアルADCモードに関しては、データは最大250MSPSのサンプリング・レートで2つのレーンを通して送ることができます。1レーンを通してデータを送る場合は、最大125MSPSまでのサンプリング・レートがサポートされます。同期入力(SYNCINB±とSYSREF±)が提供されています。柔軟なパワーダウン・オプションは、必要に応じて大幅な省電力を可能にします。プログラマブルのオーバー・レンジ・レベル検出は、専用の高速検出ピンを介して各チャンネルでサポートされています。セットアップと制御のためのプログラミングは、3線のSPI互換シリアル・インターフェースを用いて行われます。AD9250は、48ピンLFCSPパッケージを採用し、-40°C~+85°Cの工業用温度範囲にわたって仕様規定されています。構成可能なJESD204B出力ブロックは、レーンあたり最大5Gbpsをサポート内蔵PLLは、単一のADCサンプリング・クロックでの使用を可能とし、PLLは複数ADCのサンプリング・クロックをJESD204Bのデータ・レート・クロックに対応するまでの逓倍を行います。標準シリアル・ポート・インターフェース(SPI)は、製品の数々の機能、クロック・デューティ・サイクル・スタビライザ(DCS)の制御、パワーダウン、テスト・モード、電圧リファレンス・モード、範囲内のファスト・ディテクションおよびシリアル出力構成などをサポートします。X+AD9683AD9683は、14ビットのADCで、最大250MSPSのサンプリング速度を持っています。多機能性を必要とする通信アプリケーションをサポートするようにデザインされています。このADCコアはマルチ・ステージの差動パイプライン・アーキテクチャを採用し、出力誤差補正ロジックを内蔵しています。ADCコアは、ユーザー選択可能な多様な入力範囲をサポートする広帯域幅入力を特長としています。リファレンス電圧を内蔵しているためデザインが容易です。ADCクロックのデューティ・サイクルの変動を補償するために、デューティ・サイクル・スタビライザ(DCS)を備えてあるので、コンバータの優れた性能を維持することができます。JESD204Bの高速シリアル・インターフェースは、ボード上の必要経路を削減し、通常受信用デバイスに必要とされているよりも少ないピン数を実現します。ADCの出力データは、JESD204Bシリアル出力レーンへ直接出力することができます。これらの出力はCML電圧レベルとなっています。データは、5Gbpsのレーン・レート内に結果として250MSPSの最大サンプリング・レートで、レーンを通して送られることができます。同期入力(SYNCINB±とSYSREF±)が提供されています。柔軟なパワーダウン・オプションは、必要に応じて大幅な省電力を可能にします。プログラマブルのオーバ・レンジ・レベル検出機能が、専用のファスト検出ピンを介してサポートされています。セットアップと制御のためのプログラミングは、3線のSPI互換シリアル・インターフェースを用いて行われます。AD9683は、32ピンLFCSPパッケージを採用し、-40°C~+85°Cの工業用温度範囲にわたって仕様規定されています。構成可能なJESD204B出力ブロックは、最大5Gbpsのレーン・レートをサポート内蔵PLLは、単一のADCサンプリング・クロックでの使用を可能とし、PLLはシングルのADCのサンプリング・クロックをJESD204Bのデータ・レート・クロックに対応するまでの逓倍を行います。SOFTWAREを使用してAD6676の動作試験を行ってください。AD6676は70MHz~450MHzの中間周波数(IF)を中心とする最大160MHz幅の無線周波数(RF)帯域をデジタル化できる高集積度IFサブシステムです。ADCを採用しているので、広帯域無線レシーバの回路構成を大幅に簡略化できます。オンチップ直交デジタル・ダウン・コンバータの後段の選択可能なデシメーション・フィルタは複雑なデータレートを62.5MSPS~266.7MSPSの間の扱い易いレートに低減します。16ビット複素出力データは最大5.333Gbpsのラインレートに対応するシングル・レーン又はデュアル・レーンのJESD204Bインターフェースを介してホストに転送されます。X+AD6673AD6673は11ビット、250MSPS、デュアル・チャンネルの中間周波数(IF)レシーバで、特に、高ダイナミックレンジ性能、低パワー、小型サイズを必要とする通信アプリケーションでの、マルチ・アンテナ・システムをサポートするように設計されています。この製品は、2つの高性能A/Dコンバータ(ADC)とノイズ・シェーピング・リクオンタイザ(NSR)のデジタル・ブロックから構成されています。各ACは、マルチステージ、出力誤差修正ロジックを集積した差動パイプライン・アーキテクチャで構成されており、それぞれのADCは、差動パイプラインの初段内に広帯域のスイッチド・サンプリングコンデンサによるサンプリング・ネットワークを特長としています。リファレンス電圧を内蔵しているためデザインが容易です。デューティ・サイクル・スタビライザ(DCS)は、ADCへのクロック・デューティ・サイクルの変動を補償しますので、コンバータは優れた性能を維持することができます。各ADC出力はNSRブロックに、内部で、接続されています。内蔵のNSR回路は、ナイキスト帯域内のより小さな周波数バンドでのSNR性能を向上させます。このデバイスは、シリアル・ポート・インターフェース(SPI)を介して、選択可能な2つの異なる出力モードをサポートします。NSR機能がイネーブル状態では、ADCの出力は、AD6673が、ナイキスト帯域内の制限された部位で、11ビット出力分解能を維持しながら、改良されたSNR性能をサポートするような処理がされます。NSRブロックは、サンプルクロックの22%または33%のどちらかの帯域幅を提供するように、プログラムすることができます。250MSPSのサンプルクロック・レートでは、AD6673は、22%モードで55MHz帯域幅では最大76.3dBFSまでのSNR、33%モードで82MHz帯域に関するSNRは最大73.5dBFSまで達成することができます。NSRブロックがディスエーブル時は、ADCデータは、11ビットの分解能で、出力に直接提供されます。AD6673は、このモードで動作する場合、全ナイキスト帯域で最大65.9dBFSまでのSNRを達成することができます。これによって、AD6673は、広い帯域幅が望まれるデジタル・プリディストーション・オブザベーション・パスのような通信アプリケーションで、使うことができます。デフォルトでのADC出力データは、2つの外部JESD204Bシリアル出力レーンへ直接出力することができます。これらの出力は電流モード・ロジック(CML)電圧レベルとなっています。2つのモードがサポートされており、出力のコード・データは、1つのレーンもしくは2つのレーン(L=1;F=4またはL=2;F=2)のどちらかで送られます。シングル・レーン動作は、最大125MSPSまでの変換レートをサポートします。同期入力制御(SYNCINB±とSYSREF±)が提供されています。製品のハイライト最大5Gbpsレーン・レートをサポートする位相ロック・ループ(PLL)を内蔵した構成可能なJESD204B出力ブロックIFレシーバは、2つの、11ビット、250MSPS、ADCを内蔵、ADCはプログラマブル・ノイズ・シェーピング・リクオンタライザ(NSR)機能が備わっているため、サンプル・レートの22%または33%内の帯域幅に減衰させることによってSNRを改善することが可能となります。標準シリアル・ポート・インターフェース(SPI)は、製品の数々の機能、クロック・デューティ・サイクル・スタビライザ(DCS)の制御、パワーダウン、テスト・モード、電圧リファレンス・モード、範囲内のファスト・ディテクションおよびシリアル出力構成など、をサポートします。MSPSのサンプリング速度を持つ11ビット中間周波数(IF)レシーバです。必要とされる通信アプリケーションをサポートするようにデザインされています。ADCコアはマルチステージの差動パイプライン・アーキテクチャを採用し、出力誤差補正ロジックを内蔵しています。ADCは、ユーザー選択可能な多様な入力範囲をサポートする広帯域入力を持っています。リファレンス電圧を内蔵しているためデザインが容易です。デューティ・サイクル・スタビライザは、ADCのクロック・デューティ・サイクルの変動を補償して、優れた性能を維持します。ADCコア出力は内部でノイズ・シェーピング再量子化(NSR)ブロックに接続されています。このデバイスは、シリアル・ポート・インターフェース(SPI)から選択可能な2つの出力モードをサポートしています。NSR機能をイネーブルすると、ナイキスト帯域内の限定部分でSNR性能を向上させると同時に11ビットの出力分解能を維持するように、ADC出力が処理されます。NSRブロックは、サンプル・クロックの33%までの帯域幅を提供するように設定することができます。185MHzで82MHz帯域幅に対して最大73.6dBFSのSNRを実現することができます。NSRブロックをディスエーブルすると、ADCデータは11ビット分解能で直接出力に供給されます。AD6672は、このモードで動作中にナイキスト帯域全域で最大66.6dBFSのSNRを実現することができます。コンバータ(DAC)です。クロック逓倍器に加えて、シングルバンドおよびマルチバンドのダイレクトto無線周波数(RF)ワイヤレス・アプリケーションをターゲットとしたデジタル信号処理機能を特長としています。つのバイパス可能な複合データ入力チャンネルが搭載されています。各データ入力チャンネルには、マルチバンド周波数計画を柔軟に作成できるように、構成可能なゲイン段、インターポレーション・フィルタ、チャンネル数値制御発振器(NCO)が備わっています。最大複合データ・レートまで)を集約できます。ビット分解能)までの最大データ・レートを提供します。パッケージで提供されます。つのバイパス可能な複合データ入力チャンネルにより、シングルバンドとマルチバンドのワイヤレス・アプリケーションをサポートします。ビット分解能)のデータ・レートに対応します。低消費電力のデュアル・コンバータによって、高帯域幅のマルチチャンネル・アプリケーションに必要な消費電力を削減します。データ・レートをサポートします。まで増加させることができます。高ダイナミック・レンジで広帯域なので、ほとんどの厳しい高速無線周波数(RF)DACのアプリケーションに適しています。ケーブル・インフラストラクチャをサポートします。データ・レートとコンバータのクロック駆動を低く設定して、システム全体の電力を低減しフィルタに対する要求を軽減することができます。まで再生でき、しかもその並外れてダイナミック・レンジを維持します。範囲で設定することができます。シリアライザ/ディシリアライザ(SERDES)で構成されており、アプリケーションに柔軟に対応できるようにレーン速度、レーン数を設定できます。構成したり、全レジスタのステータスをモニタしたりするために使われます。パッケージを採用しており、有鉛ボールのオプションもあります。GSPSまでの更新レートをサポートします。DACコアは2倍のインターポレーション・フィルタを組みあわせたクワッド・スイッチ・アーキテクチャに基づいており、DACの有効な更新レートを一部のモードで12GSPSまで増加させることができます。アプリケーションに適しています。DDSは32の32ビット数値制御発振器(NCO)で構成されており、それぞれは位相アキュームレータを備えています。高速ホップ・モードを組み合わせによって、位相コーヒーレントな高速周波数ホッピング(FFH)が可能になり、複数のモードを使い各種のアプリケーションをサポートします。ケーブル・インフラストラクチャをサポートします。2xインターポレーション・フィルタ(FIR85)により、AD9164のデータレートとコンバータのクロック駆動を低く設定して、システム全体の電力を低減しフィルタに対する要求を軽減する事ができます。ミックス・モード動作では、AD9164は2ndと3rdナイキスト領域でRFキャリアを最大7.5GHzまで再生でき、しかもその並外れてダイナミック・レンジを維持します。mAの範囲で設定することができます。シリアライザ/ディシリアライザ(SERDES)で構成されており、アプリケーションに柔軟に対応できるようにレーン速度、レーン数を設定できます。SPIインターフェースは、AD9164を構成したり、全レジスタのステータスをモニタしたりするために使われます。パッケージを採用しており、有鉛ボールのオプションもあります。3.1コンプライアンスおよびマルチバンド・ワイヤレス通信規格に余裕をもって適合する帯域幅とダイナミック・レンジ。コンバータ(DAC)です。無線周波数(RF)のシングルバンドのワイヤレス・アプリケーションを対象としたデジタル信号処理機能を備えています。つの複合データ入力チャンネルが搭載されています。各データ入力チャンネルには、構成可能なゲイン段、インターポレーション・フィルタ、チャンネル数値制御発振器(NCO)が備わっているため、柔軟な周波数計画を行うことができます。複合データ・レートがサポートされています。パッケージを採用しています。つの複合データ入力チャンネルをサポートします。ロー・パワー・デュアル・コンバータによって、高帯域幅のマルチチャンネル・アプリケーションで必要な消費電力を削減できます。コンバータ(DAC)です。無線周波数(RF)のシングルバンドとマルチバンドのワイヤレス・アプリケーションを対象としたデジタル信号処理機能を特徴としています。つのバイパス可能な複合データ入力チャンネルが搭載されています。各データ入力チャンネルには、構成可能なゲイン段、インターポレーション・フィルタ、チャンネル数値制御発振器(NCO)が備わっているため、柔軟なマルチバンド周波数計画を行うことができます。最大複合データ・レートまで)を集約できます。ビット分解能)までの最大データ・レートを提供します。パッケージを採用しています。つのバイパス可能な複合データ入力チャンネルを搭載。シングルバンドとマルチバンドのワイヤレス・アプリケーションをサポートします。データ・レートをサポートします。ロー・パワー・デュアル・コンバータによって、高帯域幅のマルチチャンネル・アプリケーションで必要な消費電力を削減できます。データ・レートをサポートします。まで増加させることができます。高ダイナミック・レンジで広帯域なので、ほとんどの厳しい高速無線周波数(RF)DACのアプリケーションに適しています。ケーブル・インフラストラクチャをサポートします。データ・レートとコンバータのクロック駆動を低く設定して、システム全体の電力を低減しフィルタに対する要求を軽減することができます。まで再生でき、しかもその並外れてダイナミック・レンジを維持します。範囲で設定することができます。シリアライザ/ディシリアライザ(SERDES)で構成されており、アプリケーションに柔軟に対応できるようにレーン速度、レーン数を設定できます。シリアル・ペリフェラル・インターフェース(SPI)は、AD9161/AD9162を構成したり、全レジスタのステータスをモニタしたりするために使われます。パッケージを採用しておりAD9162には有鉛ボールのオプションもあります。