F).【0086】図8は、コンパチブル{A,C,F}内の状態対とそれらのインプライド・ペアの関係を示している。インプライド・ペア(B,C)を構成する2つの状態の集合{B,C}は、コンパチブル{A,C,F}には含まれないため、(B,C)は{A,C,F}のペアワイズ・クラス・セットに属する。インプライド・ペア(D,E)についても同様である。F)のうちのいずれか一方を選択して、状態対集合に含めなければならないことが分かる。impliedペア(D,E)に対しては、(A,F)、(C,F)のうち一方を選択し、状態対集合に含めなければならない。{(C,F),(A,F)}、{(C,F)}の4つが生成される。{(C,F)}からは状態集合{C,F}が生成される(ステップS22)。{C,F}を含むので排除される(ステップS23)。hand,{C,F}は他の状態集合を含まないので極小集合として残り、コンパチブル{A,C,F}のシグネチャとして採用される。(B,C)と(A,C)については、それらを構成する2つの状態の集合{B,C}、{A,C}がコンパチブル{A,B,C}に含まれる。したがって、これらのインプライド・ペアは{A,B,C}のペアワイズ・クラス・セットに含まれず、ステップS21では除外される。S21.ここで、インプライド・ペア(E,F)のみが処理の対象として残される。C)のうちのいずれか一方を選択して、状態対集合に含めなければならないことが分かる。{A,B,C}のシグネチャとなる(ステップS23)。S23).【0091】このようにして、大きさ3のプライム・コンパチブルのシグネチャが順次求められ、その結果は図7に示すようになる(ステップS6)。nが0より大きければ、コンパチブル生成プログラム18を実行して、集合X内の任意のコンパチブルの部分集合で、そのコンパチブル自身に支配されない大きさnのすべてのコンパチブルを生成し、それらの集合をYとする(ステップS9)。集合Yをデータ記憶装置13に格納する。次に、被支配コンパチブル排除プログラム19を実行して、集合Y内のコンパチブルであって、集合X内の他のコンパチブルに支配されるものを集合Yから排除する(ステップS10)。これらの処理により排除される被支配コンパチブルが図6に示されている。1の部分集合はC1、C2、C3の3つである。X1自身に支配されているために、集合Yから排除される(ステップS9)。1の部分集合としては、C1のみが集合Yに残ることになる。Y.【0093】次に、演算処理装置12は、集合X内のコンパチブルの部分集合としては生成できない大きさnのすべての極大コンパチブルを生成し、集合Yに加える(ステップS11)。S11).【0094】ここでは、最初n=3であったので(ステップS4)、次にn=2となり(ステップS7)、大きさ2のコンパチブルが生成される(ステップS9)。{C,F}を生成する必要がない。コンパチブル{C,F}は、図7より{A,C,F}のシグネチャに相当するため、シグネチャ{C,F}を含んでいる。C,F}の被支配コンパチブルであると推定されるからである。B,C}のシグネチャ{A,B}、{B,C}をそれぞれ含んでいる。{A,B,C}の被支配コンパチブルであると推定され、ここでは生成されない。図10は、このようにして求められた大きさ2以上のプライム・コンパチブルを示している。obtained.【0095】次に、演算処理装置12はシグネチャ生成プログラム17を実行して、集合Y内の各コンパチブルのシグネチャを求める(ステップS12)。is,図10のようになる。図10に示されるように、大きさ2のコンパチブルについては、その中に含まれる状態対は1つだけであり、そのコンパチブル自身がシグネチャとなることが多い。プライム・コンパチブル{C,E}については、図20より状態対{C,E}のインプライド・ペアが空集合であるため、シグネチャも空集合となる。このとき、{C,E}のいかなる部分集合も{C,E}のシグネチャを含むため、{C,E}の被支配コンパチブルと推定される。したがって、以降の処理では、{C,E}の部分集合について考慮する必要はない。E}.【0096】次に、演算処理装置12は集合XとYの和をとり、改めてプライム・コンパチブルの集合Xとしてデータ記憶装置13に格納する(ステップS13)。nを1だけデクリメントし、ステップS8以降の処理を繰り返す。·コンパチブルを入出力装置11から出力して(ステップS14)、処理を終了する。process.【0097】図11は、このようにして最終的に得られたすべてのプライム・コンパチブルをとそれらのシグネチャを示している。{C}と{E}は{C,E}の被支配コンパチブルとして除外されている。大きさ1のプライム・コンパチブルは状態対を構成できないため、インプライド・ペアを持たず、したがってそのシグネチャも空集合となる。23,これらのプライム・コンパチブルから公知の分岐限定法等により有限状態機械の最小解が求められる。したがって、状態数最小化を行った後の状態遷移表は図24のようになる。24.【0099】次に、図12から図17までを参照しながら、有限状態機械の状態数最小化と合成される論理回路の関係について説明する。図18の有限状態機械の状態数を最小化することなく、順序回路として実現する場合を考える。26」=3個必要である。「R」は実数R以上の値を持つ最小の整数を表すものとする。今、例えばこれらの各状態に対して、図12に示すように3ビットの符号割り当てを行って、状態ベクトルに変換したとする。zero,これらの状態ベクトルおよび入力ベクトルを用いて、図18の状態遷移表は図13のような遷移・出力表に変換できる。1は現状態を表す状態ベクトルであり、xは入力を表す入力ベクトルである。この遷移・出力表をもとに、対応する順序回路を合成することができる。circuit.【0100】図14は、図13の遷移・出力表を実現した順序回路の一例を示している。1の成分に対応している。′は次状態を表す状態ベクトルの成分に対応している。′を入力として受け取る。1として組合わせ回路部25に与える。25.【0102】次に、図18の有限状態機械の状態数を最小化した後に、順序回路として実現する場合を考える。circuit.この場合の有限状態機械の状態遷移表は図24のようになる。3」=2となり、図18の場合と比べて1つ少なくなる。これらの各状態に対して2ビットの状態ベクトルを図15のように割り当てると、遷移・出力表は図16のようになる。state,xは入力を表す入力ベクトルである。input.【0103】図17は、図16の遷移・出力表を実現した順序回路の一例を示している。1の成分に対応している。′は次状態を表す状態ベクトルの成分に対応している。′を入力として受け取る。transition5に与える。図17の順序回路を図14のそれと比べると、フリップフロップの数が3個から2個に減少し、組合せ回路部分のゲート数が16個から8個に減少していることが分かる。eight.【0105】一般に、状態数の最小化を行ってから順序回路の合成を行うと、次のような利点がある。(a)順序回路に含まれるフリップフロップの数が少なくなる可能性がある。circuit.【0106】(b)フリップフロップの数が少なくなった場合には、次状態の状態ベクトルの成分のうち、削除されたフリップフロップに対応するビットの値を計算するための論理回路が不要になり、組合せ回路部分のゲート数も少なくなることが多い。less.【0107】(c)フリップフロップの数が少なくならない場合でも、状態数が少なくなることにより回路の未使用状態が増え、組合せ回路部分の合成の際にそれらをドントケアとして扱うことにより、組合せ回路のゲート数が少なくなる可能性がある。論理回路の合成のために用いる例について説明したが、これをある文字列が与えられた言語に含まれるか否かを判定するための機械と見ることもできる。このような目的で有限状態機械が用いられる例としては、コンパイラにおける字句解析や音声認識における言語処理などがある。いずれも、ある文字列がマッチする文字列を探す処理を行うために用いるものである。変換してから状態数最小化の処理を行うことが多い。通常完全指定であるため、プライム・コンパチブルを求めることなく、より計算量の少ない最小化アルゴリズムにより、状態数を最小化することができる。構成して、本発明の状態数最小化方法により最小解を求めることも可能である。[0110]【発明の効果】本発明によれば、有限状態機械の状態数最小化問題において、コンパチブルの部分集合であるシグネチャを計算し、シグネチャを含む部分集合を被支配コンパチブルとして排除する。これにより、状態の集合の集合であるクラス・セットどうしの包含性判定を行うことなく、プライム・コンパチブルを求めることができる。したがって、計算機によるプライム・コンパチブルの生成処理の計算時間が短縮され、状態数の最小化処理が効率化される。DRAWINGS【図1】本発明の原理図である。invention.【図2】実施例の状態数最小化装置の構成図である。embodiment.【図3】コンパチブルとシグネチャの関係を示す図である。signature.【図4】プライム・コンパチブル計算処理のフローチャートである。computing.【図5】シグネチャ計算処理のフローチャートである。process.【図6】被支配コンパチブル排除の例を示す図である。eliminated.【図7】大きさ3のプライム・コンパチブルとそのシグネチャを示す図である。Prideペアを示す図である。·ペアを示す図である。pair.【図10】大きさ2以上のプライム・コンパチブルとそのシグネチャを示す図である。signature.【図11】すべてのプライム・コンパチブルとそのシグネチャを示す図である。signature.【図12】状態割当を示す図である。assignment.【図13】遷移・出力表を示す図である。table.【図14】状態数を最小化せずに合成した時の順序回路を示す図である。minimization.【図15】状態数を最小化した場合の状態割当を示す図である。minimized.【図16】状態数を最小化した場合の遷移・出力表を示す図である。states.【図17】状態数を最小化した順序回路を示す図である。circuit.【図18】有限状態機械の状態遷移を示す図である。machine.【図19】マージャ・テーブルを示す図である。table.【図20】更新後のマージャ・テーブルを示す図である。update.【図21】大きさ3のプライム・コンパチブルとそのクラス・セットを示す図である。set.【図22】大きさ2以上のプライム・コンパチブルとそのクラス・セットを示す図である。set.【図23】すべてのプライム・コンパチブルとそのクラス・セットを示す図である。set.【図24】状態数を最小化した有限状態機械の状態遷移を示す図である。processing化方法。