状態数を最小化するための装置および方法に関する。進歩に伴い、より大規模なシステムが論理回路として実現されるようになってきている。そのため、大規模な順序回路の合成技術はますます重要性を増している。中でも、順序回路の仕様として与えられる有限状態機械の状態数の最小化は最も重要なステップのうちの1つである。有限状態機械の状態数を最小化することにより、少ないフリップフロップで順序回路を実現することが可能であり、また、実現する順序回路の未使用状態が増える。これらの未使用状態を指定するための論理素子を省略することにより、順序回路の中の組合せ回路部分をより簡単化することが可能となる。Machines:FSM's:有限オートマトン、順序機械などとも呼ばれる)は、有限個の状態を持ち、その上での状態遷移の規則が定義された計算機構のモデルである。有限状態機械は、形式的には5項組(I,O,S,δ,λ)で定義される。I,O,Sは、それぞれ入力、出力および状態の有限集合である。δ:I×S→Sは状態遷移関数であり、λ:I×S→Oは出力関数を表す。