最新バージョンを使ってチップ面積削減を達成した顧客事例を発表した。さまざまなエレクトロニクス製品向けのチップ設計者にとって、チップ面積を可能な限り最適化する作業は非常に重要な設計課題である。チップコストを削減、あるいは同じダイサイズでより多くの機能を実装するために不可欠な要素だからである。最新バージョンは、論理設計単独で、あるいはフィジカル設計情報を併用して最先端の最適化機能を提供し、タイミング性能を犠牲にすることなく、より消費電力が低く、かつ小面積の配線可能なデザインを実現する。岡田充弘氏は次のように語っている。「非常に市場競争が厳しい多機能プリンター製品の開発では、チップのタイミング目標を達成し、かつ面積を最小化することによって、付加価値が高く差別化された製品を実現することができます。モノトニック面積最適化機能を活用することにより、いくつもの設計プロジェクトで、タイミングと低消費電力の目標を達成しつつ面積を10%削減することができました。Kemna氏は次のように語っている。「車載機器や工業製品、コンシューマ製品向けのミックスドシグナル半導体市場をリードする当社にとって、ダイサイズの削減はビジネス目標達成の重要な鍵を握ります。最新バージョンを使用するだけで、ゲートカウントを最大10%することができました。削減できる新しい最適化テクノロジが搭載されている。このモノトニック面積最適化機能は、新規のネットリストはもとより、過去に生成したネットリストにも適用でき、論理設計単独あるいはフィジカル設計情報の併用でも効果を発揮し、あらゆるプロセス・ノードに対応している。ともに使用することにより、設計者は、ダイの面積を大幅に削減し、それ以外の設計指標を犠牲にすることなくデザイン収束を加速させることができる。新しいRTL解析/クロスプロービング機能を活用すれば開発期間を一層短縮できる。次のように述べている。「一般的なプロセス、最先端プロセスのいずれのノードで開発を進めておられるお客様各社であっても、ダイサイズの削減と開発期間の短縮は重要なミッションです。グローバル・エレクトロニクス・マーケットでテクノロジ・イノベーションを展開している。リーディング・カンパニーとなっている。1986年の創業以来、世界中のエンジニアがシノプシスのテクノロジを使用して、何十億もの半導体やシステム機器を設計開発している。Inc.の登録商標です。その他の商標や登録商標は、それぞれの所有者の知的財産です。