JavaScriptを有効にして再度、お越しください。新規登録ログインお知らせ※ユーザ登録は無料です.情報学広場に掲載されているコンテンツには有料のものも含まれています.有料コンテンツをご購入いただいた場合でも、領収書の発行はいたしておりません。クレジットカード会社様からの領収書/請求書をもってかえさせていただいております。複写複製および転載複製に係る著作権を学術著作権協会に委託しています。当該利用をご希望の方は、学術著作権協会が提供している複製利用許諾システムもしくは転載許諾システムを通じて申請ください。本会会員(賛助会員含む)および著者が転載利用の申請をされる場合については、学術目的利用に限り、無償で転載利用いただくことが可能です。刊行物に掲載されている製品名等は、各社の商標または登録商標です。低消費電力化の要求から、カーエレクトロニクスのようなハードリアルタイムシステムへのマルチコアプロセッサの利用が検討されている。ハードリアルタイムシステムの設計では、最悪実行時間を見積ることが重要であり、その方法として、静的解析に基づく手法が幾つか提案されている。その結果は過剰に悲観的であり、実際の設計に用いることは困難である。そのため、現実に適用可能な最悪実行時間を求めるために、確率的ハードリアルタイムという概念が提案されている。本論文では、この確率的ハードリアルタイムの概念をもちいて、マルチコアプロセッサ特有の実行時間の変動要因であるスピンロック待ち時間を予測する手法を提案し、実験によって提案手法の有用性の評価を行う。