ブログメニュートップページログインインフォメーション本ブログは、カテゴリ内の各記事は古い日時(最初)から表示してます。最新の投稿は右欄の『新着エントリー』からご覧ください。SSPA2017年のハムフェアに参加しました。会場を見て回ったのですが以前に比べて自作機器(特にSSPA)の展示などがとても少なくなった印象を受けました。何人かにお話しをお聞きしましたが、自作するための資料などが無いからというお話がありました。いう状況ではありますが、高周波高出力デバイスの主力市場であったマイクロ波帯を使う携帯電話アプリケーションが次世代規格では更に高周波数帯となっていくため、今までの2.5GHz以下の周波数帯では主力製品であったLDMOSプロセス品の需要が変わってきました。FETを投入していく事を模索しているようです。medical)などの無線通信用途以外のアプリケーションです。FETと呼ばれる縦型構造のデバイスが主流でした。FETは高周波数向けのプロセスであるためVHF~HF帯の低周波数帯での動作が不安定であった事に起因しています。現在HF帯などの低周波数帯でリニアリティを要求されないアンプにはスイッチングモードPAが多用されており、その場合にはドレインブレークダウン電圧の高電圧は必須要件でした。FETを使ったアンプなども実験や市販されているようです。そこで、最新の高電圧LDMOSを使ってアマチュア無線用のSSPAを試作してみる事にしました。50MHz帯用としますが、今後144MHz帯~2.45GHz帯のSSPAも試作しようと考えています。完成している訳ではないので、開発状況を含めてアップしていきますので、皆様のご意見、感想などお聞かせいただければ幸いです。FETとしては初めての65V動作可能品であるNXP社のMRFX1K80Hを使用します。周波数特性のトレードオフを解決できる可能性を含んでいます。CW出力だと書かれています。本当に無線通信用途(SSB等)での使用時に1800Wもの出力が出せるのでしょうか?一般的なリニアアンプでは変調信号のIMD特性から許容できる出力はゲインコンプレッション特性でP1dB程度までが使用範囲と言われています。ゲインコンプレッション特性=リニアリティの参考資料としてデータシートに下記のデータが載っています。このデータを見る限りでは周波数は27MHzですがVdd=50V時でのP1dBは約800W、Vdd=65Vでも約1150W程度です。Vdd=65Vで1800WはP5dBとリニアアンプとしては非現実的な領域だと思います。リニアリティ=歪特性を無視できるモールス信号での通信や、信号の振幅に情報を含んでいない完全なCWでの運用であれば1800W出力は可能です。ダイサイズに比較して非常に少なく設定されています。結果、小信号時のリニアリティが悪くなり、上記のグラフのように小信号域でもゲイン特性はフラットになりません。この辺はIdqを増加させる事である程度は改善できる筈なのですが、その場合無信号時(無線機用アンプとして考えるなら受信時)にも大きなIdqが流れてデバイスが発熱するという事ですので、ゲート電圧を送受信に同期させる等の対応策が必要です。SSPA今回の試作では下記の事に関して実験/評価をしてみたいと考えています。出力トランスは伝送線路?コンベンショナル?インピーダンス変換比は?またアンプユニットの冷却は強制水冷をトライします。2.一応の目標仕様を作成します。動作時のVddによって当然特性は変化しますので、とりあえずVdd=65Vという事にしています。FET使用で且つ広帯域トランスと使用しての整合ですので、アンプ基板上にLPFは作りこむ予定です。現時点では出力LPFは組んでいないため、出力電力には高調波を含んでいるため実際には基本波の電力はもっと出力少ないと思います。P1dB以上はリニアアンプとして使用不可なので測定していません。Vdd=65V時の高出力時は電源(1.6KWのワイドレンジ電源)の出力電流が足りなくなるようで25A弱で電流リミットがかかってしまっています。したがって、ゲイン特性が変な形になっています。5.動作ゲインについてデータシートでは小信号のゲインが33dBほどありますが、さすがに30dBを超えるようなゲインのアンプは50Ω負荷以外での動作(アンテナ接続等)を考えると怖くて使えません。一般的な無線機のドライブ電力は10W程度と思いますのでそのパワーでフルパワーを出せるようにと大分動作ゲインを下げています。目標は23dB程度としたのですが、現行では26dB程度になっています。この辺は入力のIRLの改善を含めてもう少しシャント抵抗などの見直しをしても良いかもしれません。SSPA6.高調波とLPFについて実機での高調波レベルを測定してみました。手持ちの方向性結合器が~1GHzまでの物で周波数特性が50MHzと100MHz以上の結合量が10dB以上違うため使用不可でした。CWでの測定になってしまっています。フルパワージには当然高調波はもっと高いレベルになります。Vddを50Vから65Vまで5Vステップで変化させた時の高調波のレベルです。CWデバイスは動作時のVddによって飽和パワーが変わってきますので高調波のレベルも変わります。出力整合回路は広帯域トランスによる整合回路ですので、高調波という観点からは非常に不利な回路です。デバイスはプッシュプル構成ですので、2次高調波(偶数次高調波)は教科書の通り低い値になっており、このレベルは動作時Vdd(=飽和出力レベル)には依存していないように見えます。4次高調波以降ではレベル変化が見られます。3次高調波に間してはVdd=50V→Vdd=65Vで約10dBcの改善がみられますので、こちらは飽和パワーレベルとの関係が大きいようです。これは飽和電力(Vddによって変化する)からのバックオフ量が違うからと推測できます。出力LPFについてです。回路シュミレータでの計算結果を示します。回路定数は先日アップしたPA回路図中の物です。上記回路の実測データです。試作したLPFの写真です。最終的にはPA基板上に実装します。LPFを実機に組み込んだ状態での高調波特性です。実際には定格出力時の高調波レベルはもっと高いと思われますので出力スプリアス特性がこの通りになるかは不明ですが、回路的には50MHzあたりですとシュミレーション結果と実測データの相関が非常に良いようなので、回路シュミレータ上で目標特性を探る事は容易だと思います。