0.5ms以上とすることを特徴とする。[Relates]本発明は、低温プラズマCVD法によりシリコン酸化膜を形成する工程を有する半導体装置の製造方法に関する。多く使用されてきたのが後述する第9図に概略断面を示している平行平板のプラズマ表面処理装置である。印加して放電を発生させ、その放電プラズマを用いてヒーター等で加熱またはガス、あるいは冷却水で冷却された試料台に試料を設置しプラズマ表面処理を施すものである。sample.その他の同類の装置には平行平板電極を同軸円筒型電極に変形、置換したり、電極数を増減したりした様々な装置がある。これらの装置には共通して放電プラズマの電子密度が低く高速の処理ができない欠点があるうえ、低温における緻密な薄膜形成が困難であるという欠点がある。膜自身のもつ熱ストレスが非常に大きく、また真性内部応力も非常に大きな値を示し、かつ均一に応力がかかるという問題点がある。被処理基板が放電プラズマに直接接触しているため、荷電粒子の照射を受けて基板が損傷するという問題点もある。damaged.この基板照射損傷を避けるため、放電プラズマを基板から離れた場所で作りプラズマ中の活性種またはイオンだけを被処理基板表面に輸送して表面処理を行う装置も種々提供されているが、何れの装置も放電プラズマの密度がかなり低いために、実用に耐える処理速度を得るには大電力の投入を必要とする等の欠点を残している。power.従来方式のECRプラズマにより処理能力及び段差被覆形状の制御を確保しようとした場合、以下のような問題点が挙げられる。2膜中に水素基特にO−H基の形成がなされる傾向にある。2膜中の水素基の離脱やその結果生じるボンディングの再配列)が生じ易く、膜質が劣化し易かった。Yasuka'.このため、低温プラズマCVD法により膜質の良好な絶縁膜を形成することができる半導体装置の製造方法が要求されている。art]第8図及び第9図は従来の半導体装置の製造方法を説明する図であり、第8図は従来例の製造方法を説明する図、第9図は従来例のプラズマCVD装置の構成を示す概略図である。37はサセプタ、38はウェーハ、39を加熱するための加熱ヒーター、40はRF電源である。supply.次に、その製造方法について説明する。8図(a)に示すように、350°C程度のプラズマ連続発振によるプラズマCVD法により基板31上にPSGを堆積して絶縁膜32を形成する。Alをパターニングして配線パターン33を形成する。film34を形成することにより、第8図(c)に示すような絶縁膜34でカバーされた配線構造を得ることができる。32,34処理能力及び段差被覆形状の制御を確保する際、大電力を注入するためにプラズマ連続発振による発振方式を採用していた。that,通常のCVD法で形成する場合よりも絶縁膜32、34の膜質が劣化するという問題があった。これは、特に温度を下げる程顕著になるという傾向があった。temperature.具体的には、処理能力及び段差被覆形状の制御を確保しようとして大電力を注入するためにはプラズマ連続発振による発振方式を採用し、その際基板にバイアス印加させていた。このため、イオンボンバードメント効果により水素基の打ち込み及び引き抜き作用が活発になり絶縁膜32、34中に水素基特にO−H基の形成がなされる傾向にあった。その結果、熱処理が入ると熱処理による内部応力の大きな変化(膜中の水素基の離脱やその結果生じるボンディングの再配列)が生じ易く、膜質が劣化し易かった。Yasuka'.そこで本発明は、低温プラズマCVD法によりカバレッジ良く、かつ膜質の良好な絶縁膜を形成することができる半導体装置の製造方法を提供することを目的としている。pulsedF時間を0.5ms以上とすることを特徴とする。2膜中に−OHが含有されていないことが判った。2膜は熱処理による内部応力の変化はほとんどなく、膜質を劣化させ難くすることができる。以下、本発明を図面に基づいて説明する。drawings.第1図〜第7図は本発明に係る半導体装置の製造方法の一実施例を説明する図であり、第1図は一実施例の製造方法を説明する図、第2図〜第7図は本発明の効果を説明する図である。2等からなる絶縁膜である。film.次に、その製造方法について説明する。0.6μmの絶縁膜2を形成する。m.次に、第1図(b)に示すように、例えばスパッタ法により絶縁膜2上にAlを膜厚が例えば0.7μmで堆積した後、例えばRIEによりAlをパターニングして配線パターン3を形成する。3のカバー膜としての絶縁膜4を形成することにより、第1図(c)に示すような絶縁膜4でカバーされた配線構造を得ることができる。ここでのプラズマパルス発振はマイクロ波(RFでもよい)パルス発振であり、ピークパワー400W、ON時間8m秒、OFF時間2m秒である。sec.次に、実験結果に基づいて本発明の効果についてを説明する。第2図(a)〜(d)はマイクロ波、RF連続発振、及びマイクロ波、RFパルス発振により制御された各々の出力波形を示す図である。2膜の赤外吸収スペクトルを示す図である。2膜の赤外吸収スペクトルを示す図である。2膜に比べSi-OHの吸収ピークが大きいことが判った。第3図(a)、(b)に示すYはSi-OHの吸収ピークがない場合を示しており、第3図(a)に示すXはSi-OHが存在するため、ない場合の成分Yと本来あるべき成分Zとが合成されてフラットの形になっている。flat.この第3図の結果は以下の表1に示す内部応力の変化に大きく対応している。2膜は熱処理による内部応力の変化はほとんどなく、膜質が劣化し難いことが判る。deteriorated.すなわち、このような従来のプラズマ連続発振系の場合及び本発明のプラズマパルス発振系の場合において大きな差異があることより、プロセス技術としてのブレークスルーは非常に大きな結果に結びつく事になる。その大きな本発明の利点について下記に記す。アニール処理等において従来のプラズマ連続発振系の場合においては内部応力等が大きく圧縮応力から引っ張り応力へ変化するのに対し、本発明のプラズマパルス発振系の場合ではほとんど変化しない。このことから配線材料に対するダメージ(クラック等の損傷)が非常に低減され大きな優位性を確保することができる。膜中にO−H等の水素濃度及び水分の低減を図ることができ、デバイスダメージ、ホットエレクトロン効果及び半導体界面準位の変動を抑制する効果が期待できる界面近傍への水分等の浸透を防ぎ、2次的なスロートラップの効果を抑制することができる。trapping.また、第4図〜第7図に示すように配線材料のストレス断線に対して非常に効果があり、半導体デバイスの配線の信頼性を著しく向上させることができる。C.)でのストレスマイグレーションの特性結果を示した図であり、各種プラズマ酸化膜をカバー膜に用いた時の配線の断線不良の加速試験結果を示した図である。ここでは第1図(c)に示す構造と同様の試料を作製し、カバー膜の成膜条件を各々変化させている。2膜を形成した場合である。本発明によれば、低温プラズマCVD法によりカバレッジ良く、かつ膜質の良好な絶縁膜を形成することができるという効果がある。第9図は従来例のプラズマCVD装置の構成を示す概略図である。oscillation時間を0.5ms以上とすることを特徴とする半導体装置の製造方法。