AD9851統一回路kajiwaratsuyoshi製作11でDDS1のiout出力は確認できたので、iout出力をジャンパ線でSMAコネクタとつなぎ出力を得られるように回路を改良した。DDS1とDDS2の連動動作を試みた。どちらも30MHzどちらも90MHz同じ周波数の時には位相差はあるが、同じ周波数で出力される。互いに違う周波数にすると出力が混じり出力が安定しない。AMPなしDDS:30MHz動画を見てわかるように出力電圧が安定しない。DDS1の出力には直流が0.5Vほどかかっていることも分かった。これがアンプ回路で増幅されない要因だと考えられる。どこで直流分が加わってしまったかはわからない。AD9851統一回路kajiwaratsuyoshi製作10で示したパターン図で試作基板を製作していく。使用する基板切削機では両面基板を作ることはできないので配線パターンが多い層を削り、裏面を自分で削りGNDと絶縁させることにした。設計時ジャンパ用の配線を外注するため小さいビアを使用していたが、使用する切削機では設計したように穴をあけることが出来なかったため、空中配線することとなってしまった。以下に製作した試作基板を示す。試作基板(表面)試作基板(裏面)この基板を修正を行いながら動作テストを行った。DDS2はSMAコネクタより出力を得ることが出来た。出力(5MHz)DDS2の出力(30MHz)DDS2の出力(90MHz)DDS1はAD9851のIout出力は確認できたが、SMAコネクタ出力ではまだ動作させることが出来ていない。以下にDDS1のIout出力を示す。DDS1の出力(29MHz)DDS2の出力波形より低周波の時は出力が大きいため、増幅が上手くいかず波形が歪んでしまう。そのため波形が歪まないように出力を抑えるアッテネータの製作が必要になった。AMP回路を見直していく。スターグランド配線kajiwaratsuyoshi製作9の状態からさらにスターグランド配線を修正した。今回は中間層のみアナログGNDとデジタルGNDを5mm程度つなぎ全体にビアを打つよう修正した。以下に修正した中間層の各々GNDの接続部分を示す。いくつか見える点がビアである。これを基板全体に施した。今までピンヘッダでデジタル線を接続しようと考えていたが、ノイズ対策、配線の簡略化のためにボックスヘッダに変更した。今までのSMAコネクタに加えてエッジマウントのものも取り付けることにした。取り付け用のねじ穴も取り付けを容易にするため角から5mmづつの距離にした。前回作った回路でAD9851の出力がかなり小さかったため、BPFの前後2基のAMPを取り付けることにした。以下に変更を加えたパターン図を示す。見やすいようにベタグランドは透明化してあるが実際は全体に施してある。パターン図このパターン図を用いて基板切削機で2層基板を製作し、動作テストを行う。スターグランド配線kajiwaratsuyoshi製作8で行ったスターグランド配線は複数箇所でGND層と接続してしまうので、これを改善して1箇所でAGND、DGND、GND層を接続できるように変更する。top層とbottom層のベタグランドはDGNDとAGNDで分けて行った。以下に実際に行ったベタグランドを示す。画像はDGNDとAGNDの境界付近である。top層のベタグランドbottom層のベタグランドこのようにtop層とbottom層でまったく同じようにベタグランドを行った。次にGND層とAGND、DGNDを接続するためにGND層のベタグランドは少し変更した。以下にGND層を示す。GND層のベタグランド画像のスケールは変わっているが向きは変更していないので、ほかのベタグランドとは凹凸が逆になっていることが分かる。すべてのGNDを繋げるために重なっているところに大きめのビアをいくつかつけた。以下にビア周辺を拡大したものを示す。ビア周辺ビアを取り付けるまではAGNDとDGNDが接続されていないと表示されていたが、この操作で接続している状態になったため、このビアでのみAGNDとDGNDが接続していると考えられる。AD9851統一回路kajiwaratsuyoshi製作7で設計した回路は共同研究者に引き継ぎ、製作6までで行っていたFPGA接続後の回路を改良し、4層基板として新たに製作を行う。製作6までの回路は片面実装の2層基板だったので、この時のジャンパ線をボトム層で配線を行い、2層3層をそれぞれGND、VCCとして配線を行った。完成したものを以下に示す。DDS統一回路4層基板_1設計完了後、基板の見直しを行い、問題点がいくつか見つかった。デジタル信号線により回路のアナログ部が囲われている。基板内でアナログ部、デジタル部が混在している。これらの問題は出力にノイズが乗る原因となりうるため、改善が必要となる。2つ目の問題を解決するに点対称な配置をやめる必要があるため、最初から設計しなおすことにした。設計しなおしたものを以下に示す。DDS統一回路4層基板_2設計しなおしの際に固定用のビス穴の位置、スターグランドの方法も変更した。ビス穴は基板を切り出す際に端にあると穴をつぶしてしまう可能性があったため、内側にずらした。スターグランドはグランド層に各々接続すればよいと考えていたたが、点で接続した方が効果があるようだ。このパターン図で再び共同研究者と問題点を探してみたいと思う。AD9851統一回路kajiwaratsuyoshi製作6までで、一体化した回路を製作するにあたってFPGA接続後の製作がひと段落ついたので、接続前の製作を行う。製作は以下の点を踏まえて行う。電源はDCジャックを用いて5Vを供給する。FPGAとDDSの接続にはピンヘッダ、DDSCの出力にはSMAコネクタとピンヘッダの両方を使用。DDSは表面実装で取り付ける。LPFは遮断周波数を35MHzとする。このLPFは共同研究者によってすでに設計されたものを使用。LPFについて設計にはKiCADを用いて行う。配線幅は最小で0.4mm。OSCは秋月電子にて販売されている12.8MHzクリスタル、COMPはTL714をしよう。COMPの周辺ベタグランド、スターグランド、ティアドロップ配線に心がける。AGNDとDGNDの間はなるべく離す。基板の四隅に角化から縦横2.5mmずつ離して直径3mmのケースを固定するための穴をあける。今後、これを基板加工機でテスト製作を行う。AD9851統一回路kajiwaratsuyoshi前回、修正した基板の動作確認を行う。操作確認は製作3で行った方法と同じである。BPF周辺を修正した基板そのままでは動作することはなかったが、テスタで確認したところIoutB-GND,REF_CLOCK-GNDでショートしており、それを修正することで動作することを確認できた。動作時のDDSCの周波数は12.8MHz、DDS1の周波数は6MHzとした。動作確認はできたが、SMA出力からの波形を見るとわかるようにノイズが乗っているため、回路の改良を行いノイズ軽減を目指す。AD9851統一回路kajiwaratsuyoshiIoutからの出力をそのままBPFに入れたことで抵抗値が下がり出力がうまく出ていないと考えたため、それを解決できるように回路を修正する。修正後の基板の裏面この基板を使用して再度、動作確認を行う。AD9851統一回路kajiwaratsuyoshi製作した回路が動作しなかったため、AD9851周辺から接続を確認したところIoutとGNDが短絡していることが分かった。テスタで計測したところ抵抗値は4.0Ω程度になっていた。AD9851周辺では短絡しているところは確認できなかった。回路図を確認するとIoutはBPFにつながっているのでその周辺の接続を確認したが短絡しているところはなかった。AD9851を接続していない側のBPFでもIoutとGNDが短絡しており、抵抗値も等しいので、BPFに問題があると考えられる。AD9851のデータシートにはIoutからLPFの両単に200Ωを入れることになっている。これより、出力部の抵抗分が100Ωになっていることわかる。共同研究者が設計したAD9851の回路ではBPF部分がLPFであり、抵抗と並列にインダクタが入っていなかった。私が設計した回路では並列にインダクタが入っているため抵抗値が低くなってしまい出力がうまく出ないと考えられる。今後、これを解決するために出力をそのままアンプに入れ、アンプからの出力をBPFに入れて出力を確認する。AD9851統一回路kajiwaratsuyoshiAD9851統一回路の製作2の状態からジャンパ線、ピンソケット、SMAコネクタの取り付けを行った。これで必要なパーツの取り付けは終了した。正常に動作すれば正弦波を得られるはずだが、得られなかった。次回からは、AD9851周辺の接続から確認していく。WordPressツールバーへスキップログイン登録FollowFollow。