バイナリ入力シーケンスx(0,1)を符号化して、デュオバイナリ出力シーケンスy(+1,0,−1)を得る方法を提供する。=1に変化するときはいつも、論理レベル「+1」と「−1」を選択的に推定する。kが論理レベル「1」を維持するときは、常に、論理レベル「+1」または「−1」を維持する。バイナリ入力シーケンスx(0,1)をデュオバイナリ出力シーケンスy(+1,0,−1)に符号化する装置をも提供する。この装置は、Dタイプのフリップ・フロップからなり、バイナリ切換え信号を生成する。第1のAND回路は、入力シーケンスと切換え信号を受信し、第1のバイナリ・シーケンスa(0,1)を供給する。第2のAND回路は、入力シーケンスと切換え信号の補数を受信して、第2のバイナリ・シーケンスb(0,1)を供給する。これら第1および第2のバイナリ・シーケンスが加算器に印加されて、出力シーケンスy(+1,0,−1)が得られる。仮想アース・レベルを用いて、マッハ‐ツェンダー(M−Z)変調器を差動駆動する方法も提供される。これにより、ファクタ2のピーク−ピークの駆動電圧を減少できる。本発明は、通信システム用の符号化および変調技術に関し、特に、光伝送システムに用いるデュオバイナリ符号化および変調技術に関するものである。ビット速度の光ファイバ通信では、伝送する信号を適切に符号化し、変調することが不可欠である。10Gb/s、あるいはそれ以上のビット速度に対する要求が高まるにつれて、送信機およびファイバに固有の、ある種の制約が顕在化する。これらの制約の1つに色分散があるが、これは、光信号の変調帯域幅を減少させることで緩和できる。版)に説明されている。バイナリ伝送システムでは、「d」および「n」の2つのシンボルのみが使用される。論理「0」の2つの値をとる。これら2つのとりうる信号の1つが、T秒のシグナリング間隔毎に送信される。non−zero)信号に対して2つのレベル、例えば、「−1」と「1」を使用する。その結果、シンボルは、「−1」,「0」,「1」の3つとなる。デュオバイナリ信号は、同一の情報を符号化するのに、バイナリ信号の伝送帯域幅の1/2で済む。伝送距離が長いときの高い符号間干渉を減少させることができる。バイナリ・シーケンスからデュオバイナリ・シーケンスを作成する方法は、数多く存在する。I)の導入に基づいており、直前のシンボルのみから生成するよう制御される。kは出力シーケンスである。(ここでx'は、符号化されたバイナリ・データ・ストリームである)を解かなければならない。この式を解くということは、受信機側で回路を追加することを意味する。この方法では、システム中を復号化誤差が伝搬しがちになる。演算を使用して、そのバイナリ・データを最初にプリコード化するものがある。kを使って、時間で変動するバイナリ信号を形成する。これによって、復号化のルールが簡単になり、受信機は、ISIが制御された状態で、現在の受信サンプルのみに基づいて各バイナリを決定できる。号は、ツイスト・ペア(撚り対線)を介した高速信号伝送用のデュオバイナリ符号化技術を開示している。このデュオバイナリ符号化の後には、符号化信号の適切なフィルタ処理が行なわれる。=1が、+または−レベルのいずれかに符号化される点が異なる。よって分離されるとき、これらの「1」は、デュオバイナリ・シーケンスにおいて逆極性のパルスとして符号化される。入力バイナリ「1」が、偶数個の「0」によって分離されるとき、これらの「1」は、デュオバイナリ・シーケンスにおいて同極性のパルスとして符号化される。上述の技術に必要となるプリ・コーディング演算により、送信機の構造がいくらか複雑になってしまう。大部分の光ファイバ送信機は、外付けの変調器を使用している。送信機の光源は、連続波(CW)モードで動作する半導体レーザであり、この外付けの変調器は、適切なビット速度で連続波信号の位相を変化させる。このような変調器の1つに、マッハ‐ツェンダー(M−Z)干渉計がある。対の導波管チャネル、すなわちアームからなる。光源は、Y字型に分岐したスプリッタまたは方向性結合器としての役割を果たす導波管スプリッタに光学的に結合されている。そのスプリッタからの2つの光ビームは、導波管アームを経由して進行し、導波管コンバイナによって再結合する。導波管コンバイナの出力ポートを出て、伝送のため、光ファイバと光学的に結合される。光マッハ‐ツェンダー干渉計は、変調器の入力ポートにおいて共通波から分離された2つの光波が、変調器の出力ポート近くの再結合する地点において干渉を起す、という原理に従って動作する。干渉状態は、分離点と再結合点間における、これら2つの波が進行する距離の差に支配される。これらの距離は、分離と再結合間の光経路を規定する2つの導波管の光指数を変えることによって制御される。干渉状態の変調に使用する変動駆動電圧と、ほぼ一定のバイアス電圧とを合成して、変調器の製造における導波管のばらつきとは無関係に、特定の干渉状態を確保することは、一般的に行われていることである。これは、しばしばバイアス・ティーを使用して行われる。以下において、変調器は適切にバイアスされているものとする。3電極構成のマッハ‐ツェンダー干渉計変調器では、第1の電極および第2の電極各々が、光導波管アームに関係している。これらは、進行波電極とも呼ばれる。第3の電極は、通常、アーム間に配置される。1アーム、すなわち単一アーム変調の下では、0と−Vπの間で変化する駆動電圧が、第1の電極に供給され、第2の電極は、一定のバイアス電圧に保持されている。都合の悪いことに、この変調方法で使用可能な駆動電圧は、第1の電極に関連するアームにおいてのみ位相偏移を起させる。よって、ここで述べた他の方法と比較すると、所定電圧に対して実現可能な変調深度が制限される。両アーム、すなわちデュアル・アーム変調では、電圧が2つのアーム間で分割される。/2から−Vπのように分割される。第3の電極はアースに接続する。この位相偏移変調方法は、プッシュープルとして知られている。上述した両方の変調技術では、変調電圧がなくても、2つのビームが同相で導波管コンバイナに到達して、最大輝度または「オン」状態が提供される。1つまたは両方のアームに変調電圧を供給すると、差動位相変化が発生し、最小輝度または「オフ」状態となる。よって、このプッシュ−プル構成は、1アーム変調よりも、駆動電圧を効率的に使用しており、所定の電圧に対して、純粋に位相偏移が2倍になる。上述したデュオバイナリ・プリ・コーディングおよび変調技術を使用した実験についての報告書は、外付けの変調器に対するバイアス電圧の選択、および駆動信号中の輝度レベルに従って分類することができる。第1のグループでは、3つの異なる光輝度レベルが、デュオバイナリ駆動信号により生成される。第2のグループは、デュオバイナリ駆動によって2つの輝度レベルを発生させるものである。第10号)(これを、以下「引例4」という)とに開示されている。この最後のアプローチによって検出方法は簡単になったが、どの技術を用いても、常に信号帯域幅をファクタ2まで減少させることはできない。引例1は、3つのレベル信号に適応するよう送信機、受信機の両方で回路の追加を必要とするデュオバイナリ・システムを開示する。この送信機には、遅延フィードバック経路を有するXORゲートからなる符号化器が含まれ、現在およびその前のシンボルからデュオバイナリ・シーケンスの各シンボルを決定する。受信機は2つの判定回路を含んでおり、その1つは、低閾値を有することで、「1」レベルから「0」レベルを区別し、もう1つの判定回路は、高閾値を有することで、「2」レベルから「1」レベルを区別している。この試験によって、試験対象とした距離範囲において、バイナリ受信機よりもデュオバイナリ受信機の方が、色分散の影響が少ないという結論が出た。受信機にハードウェアを追加して、着信信号を復号化しなければならず、その結果、受信機の感度に支障が出る。引例2,3,4は、変調方法を開示しており、その方法によってキャリア信号をデュオバイナリ・シーケンスで変調すると、2つの輝度レベルが得られる。光信号は、最大吸光率(「0」光レベル)をもたらす中間レベルを有し、2つの外側のレベルが、等輝度(「1」光レベル)をもたらす。DHおよびSONETインタフェース標準の要求を満たす特性を呈し、そのため、受信用には従来の受信機が必要となる。これらの文献中で議論されている例は、固有の制御回路を用いて、光キャリアを破棄するための最大吸光率を示す点に関して、マッハ‐ツェンダー変調器用にバイアス電圧がかけられた、差動符号化されたデータ・ストリームを使用している。これらの引例は、信号のプリ・コーディング、およびプッシュ−プルあるいは単一アーム変調方法を使用した、標準的なデュオバイナリ符号化技術を開示しているため、これら全てが、上述のような欠点を持っている。簡単で、受信機に回路の追加を必要とせず、容易に実行できる符号化回路を使用し、さらに、直流成分が少なく、かつ伝送帯域幅を減少させた符号化信号を提供するデュオバイナリ符号化技術が必要となる。高速動作で効率的に使用でき、電圧効率がよく、かつデュオバイナリ符号化技術とともに使用できて、伝送信号の帯域幅を減少させることができ、そして、外付けの変調器の寿命を延ばすことが可能な変調方法も必要となる。発明の概要本発明の目的は、従来技術に固有の欠点をなくす、光通信システム用のデュオバイナリ符号化および変調技術を提供することである。本発明の他の目的は、外付けの変調器を駆動するのに使用するとともに、送信機側には、何らプリ・コーディング回路を必要とせず、また、受信機側には、復号化回路の追加が不要なデュオバイナリ符号化回路を提供することである。本発明者に係る符号化回路はまた、帯域制限素子として動作する。本発明の目的は、簡単であるとともに、実際に直流成分のない変調信号を提供し、さらに、所定のシンボル速度に対して、事実上2の帯域幅減少ファクタを与えるデュオバイナリ符号化技術を提供することである。本発明のさらなる目的は、シングル・エンデッド・プッシュ−プル駆動変調器、あるいは仮想アースを有する差動駆動変調器に基づく光変調技術を提供することである。kの論理レベルを、上記第2の論理レベル「+d」と上記第3の論理レベル「−d」の1つに維持する工程とを備える方法に係るものである。工程と、上記第1および第2のバイナリ・シーケンスを加算して、上記デュオバイナリ出力シーケンスy(+1,0,−1)を得る工程とを備える。b(0,1)を得る第2のAND回路と、上記第1および第2のバイナリ・シーケンスを処理して、出力端子上に上記出力シーケンスy(+1,0,−1)を得る加算器とを備える。進行波電極のコンバイナ側へ接続し、第2の端部をアースへ接続する第2の整合インピーダンスと、上記持続波光キャリア信号を上記入力ポートに結合する手段と、上記出力ポートからのデュオバイナリ変調された光信号を光ファイバに結合する手段とを備える装置を提供する。好適には、本発明に係る技術は、着信データ速度とは無関係に、バイナリ入力をデュオバイナリ出力に変換するので、ファクタ2の帯域幅減少が得られる。これは、標準的なデュオバイナリ方法では得られないものである。本発明によって生成される符号化信号の直流成分も少ない。直流成分が少ないので、結果として、キャリア周波数をより良く抑制できる。これはまた、誘導ブリュアン散乱閾値の立ち上がりを高入射パワーに推移させる。従って、高光パワーをファイバに入射できる。デュオバイナリ符号化された差動駆動信号を用いた、本発明に係る変調技術によって、個々のドライバで要求される振幅を、従来のプッシュ−プル駆動構成で必要となる振幅のおよそ半分に減らすことができる。添付図面に示すように、以下の、実施の形態のより詳細な説明によって明らかとなる。図1は、本発明に係る符号化回路を示す図である。図1Aは、差動駆動されるマッハ‐ツェンダー変調器構成に用いる符号化回路を示す図である。図2Aは、符号化回路の加算器の回路図である。図2Bは、加算器の真理値表である。図3は、変調原理を示する図である。図4は、本発明および従来技術によって符号化された信号について、フィルタ処理されたパワー・スペクトル密度と周波数との関係を示す図である。)を用いて、プリ・コーディングされた信号p(0,1)を得る。kを行って、ドライブ・シーケンスを得る。その結果、連続するどの奇数個の「1」に対しても、駆動信号の変調帯域幅が、ファクタにして2だけ減少する。同様に、Eフィールドには、キャリア周波数における成分が全くない。数個の連続する「1」を有する入力シーケンスの場合、このようにはならない。上の例において、駆動信号の帯域幅は、バイナリ入力信号の帯域幅と同じであり、直流成分も、バイナリ入力信号のそれと同じである。一般に直流成分を除去するものではなく、むしろ直流を、あるパターンに減少させるものである。本発明に係るデュオバイナリ符号化は、非0(non−zero)の入力ビットにのみ影響を及ぼすものである。入力ビット「0」は、「0」の出力ビットとなる。入力ビット「1」は、出力ビット「1」または「−1」に置き換えられる。これは、出力において唯一許容される推移が、「1」からいかなる数の「0」、および「−1」へ、あるいは、その逆となるよう行われる。このように、駆動信号中の「1」の数は、実質的に「−1」の数に等しい。よって、直流成分の最大の減少がなされる。図1は、本発明に係るデュオバイナリ符号化および変調動作の実行に使用されるブロックを示す図である。この出力シーケンスy(0,1,−1)は、ドライバ7に入力され、このドライバが、変調器9の電極19に駆動信号12を供給する。図1の実施の形態に示す変調器9は、マッハ‐ツェンダー干渉計である。Biasは、進行波電極15,17間に印加される。レーザ11は、既知の方法で、CW光キャリア信号14を、変調器9の光導波管スプリッタの入力ボート8に供給する。この変調器の導波管コンバイナの出力ポート10では、変調光信号16が得られ、送信のため、その信号を光ファイバ13に結合する。D入力に接続して、周期Tの遅延を得ている。k-1を同時に得るために必要となる。フリップ・フロップ21のクロック入力には、バイナリ・ストリームx(0,1)が印加される。kの前の入力(D)に等しい。トの後に「0」がくる場合には、常にフリップ・フロップ21は、その状態を変える。これを、以下の表2,表3の2行目および3行目に示す。第2のANDゲート25の入力にも印加される。出力において、バイナリ・シーケンス(0,1)を得る。これは、以下の表2,表3の4行目に示されている。これを、以下の表2,表3の5行目に示す。ANDゲート23,25両方の出力が加算回路27に印加され、出力5において、符号化されたストリームy(0,1,−1)を得る。ゲート23,25が行うような論理「AND」というよりも、信号の代数和をとる。本発明に係る光変調動作について他に利点をもたらす構成には、図1Aに示すように、差動駆動されるマッハ‐ツェンダー変調器構成に基づくものがある。この場合、駆動信号は、ライン12,12'各々に供給される差動信号であり、これらの差動信号は、差動対をなすドライバ19を用いて、デュオバイナリ・シーケンスy(0,1,−1)より生成される。進行波電極15,17各々は、入力8に近い第1の端部において、個々のライン12または12'より、アクティブな、電気的に変調された信号を受信する。1が、変調器の出力ポート10近傍において、電極15の第2の端部をアースに接続している。2が、電極17の第2の端部をアースに接続している。このように、各進行波電極のインピーダンスは、個々のアクティブなラインのアースに対するインピーダンスの事実上2倍になり、仮想のアース線をもたらしている。この仮想アース線は、物理的な地面と電気的に接続されていないが、進行波ドライブ電極間のどこかに位置しており、駆動RF波の伝搬方向にほぼ平行になっている。このように駆動することで、個々の駆動回路の要する駆動振幅を、上述のプッシュ−プル駆動構成に要した振幅のほぼ半分まで減少できる効果がある。以下の例は、本発明において、どのようにバイナリ入力シーケンスがデュオバイナリ出力シーケンスに変換されるかを示すものである。図2Bは、図2Aの回路に対する真理値表を示す。0のとき論理「0」と規定される第3の値をとる。=1は有効な入力ではない。バイナリ・シーケンスa(0,1)のビットを受信する。DDに接続されている。第2のトランジスタ33は、そのベースで、インバータ31が与える、第2のバイナリ・シーケンスb(0,1)を反転したものを受信する。このトランジスタ33のコレクタもまた、負荷抵抗41に接続され、エミッタは、第2の電流源37に接続されている。両方とも、各トランジスタが導通すると、抵抗Rを介して電流「i」を供給する。kが論理「0」のとき、i・Rの値をとる。