ピンダイオードkajiwaratsuyoshi今まで行っていた実験では、分配器を用いていたがこれがインピーダンス不整合となり出力が想像と違うものになっていたことが分かった。インピーダンスを整合させたまま出力を分配するには、パワーディバイダが必要。今まで行ったアッテネータ回路の出力部に50Ωを取り付け、入力部と出力部にそれぞれプローブを当て出力測定をした。3dBπ型アッテネータ3dBπ型アッテネータ今までは30,90MHzのところで大きな減衰となってしまっていたが、おおよそきれいな3dB減衰を得ることが出来た。可変アッテネータ可変アッテネータVccやコントロール電圧のかけ方は前回と同じである。これも抵抗のものと同じように30,90MHzで大きく減衰していたのがなくなった。20MHzより下の周波数で大きな減衰となっているのは、PINダイオードの特性と考えられる。前回よりコントール電圧に合わせて減衰するようになった。周波数と可変量の関係LCを2倍にした可変アッテネータも同じ方法で測定しようと試みたが可変しなかったため、行わなかった。研究準備アッテネータkajiwaratsuyoshiアッテネータ回路の周波数特性で特定の周波数で大きな減衰がおきてしまう原因を見つける。今回はケーブルに焦点を置いてみる。ブロック図に示した箇所のケーブルを変更する。使用するケーブルは以下の3種。ケーブル1ケーブル2ケーブル3これらを付け替えて、抵抗を用いた固定アッテネータの周波数特性を計測していく。変えて4回計測したが、数値が多少変化しても、おおよその形は変わることがなかった。このアッテネータ回路ではケーブルによる変化は少なかった。30MHzと90MHzで大きく減衰してしまう要因は他にあると考えられる。AD9851統一回路kajiwaratsuyoshi製作11でDDS1のiout出力は確認できたので、iout出力をジャンパ線でSMAコネクタとつなぎ出力を得られるように回路を改良した。DDS1とDDS2の連動動作を試みた。どちらも30MHzどちらも90MHz同じ周波数の時には位相差はあるが、同じ周波数で出力される。互いに違う周波数にすると出力が混じり出力が安定しない。AMPなしDDS:30MHz動画を見てわかるように出力電圧が安定しない。DDS1の出力には直流が0.5Vほどかかっていることも分かった。これがアンプ回路で増幅されない要因だと考えられる。どこで直流分が加わってしまったかはわからない。ピンダイオードkajiwaratsuyoshiピンダイオードを用いた可変アッテネータの特性を計測する。前回の記事で製作した回路を用いて、周波数による可変量の変化とコントロール電圧を変更したときの出力の変化を測定した。周波数による可変量の変化は、周波数ごとに最小値、最大値を測定しグラフにまとめた。周波数による可変量の変化コントロール電圧を変更したときの出力の変化は、50MHzの正弦波でVccを5Vにしてコントロール電圧に対する出力電圧を測定した。コントロール電圧による減衰量の変化また、この回路では、特定の周波数で過度な減衰が起きてしまっていた。これを回路パラメータを変更することで周波数をずらすことが出来るのかを実験した。前回の回路のコイルとコンデンサをすべておおよそ2倍の値にして周波数特性を測定した。パラメーターを2倍に可変アッテネーターの周波数特性アッテネータとしての動作は見られたが、コントロール電圧による減衰量の可変はさせることが出来なかった。低周波での大きな減衰はなくなったが、前回の回路と同じように特定の周波数で過度な減衰が見られた。追記(2020/01/17)パラメータを変更しても特定の周波数での大きな減衰はなくならなかったので、ほかに要因があると考えた。今回はケーブルを変更して測定してみる。以前は1.5mほどのケーブルを利用した、今回は15cmほどのものにした。以下に測定した周波数特性を示す。前回とは違うグラフにはなったが、特定の周波数での大きな減衰を解決することはできなかった。抵抗を用いた固定アッテネータでも同じ周波数で大きな減衰となってしまうため、抵抗用いたもので原因を特定してみる。ピンダイオードkajiwaratsuyoshiAD9851統一基板でアンプの増幅が大きすぎるため、きれいな正弦波が出力できない問題に対応するために、アンプ-BPF間にアッテネーターを挿入することを考える。抵抗器を用いたアッテネータを製作してみる。入出力インピーダンスと減衰率を入れることで、抵抗値を自動で計算することが出来るサイトがある。これを活用して入出力インピーダンス50Ω、減衰率を3dBにして計算したところ、Π型で292.4Ω、17.61Ω、292.4Ωとなった。これを300Ω、18Ω、300Ωをとして回路を製作した。入力信号は1.5V,1~100MHzの正弦波として、出力信号の電圧を計り、減衰率を求めグラフにまとめた。以下にまとめたグラフを示す。n型3dBアッテネータの周波数特性30MHzと90MHzのところで大きく減衰しているがそのほかの部分ではおおよそ3dBの減衰を得ることが出来た。次にpinダイオードを用いた可変アッテネータの製作を行う。ネットで発見したサイトに掲載されていた回路を参考に製作を行った。測定は先ほどの回路と同じように信号を入力して、バイアス電圧をDCジャックより5V、コントロール電圧を安定化電源を用いた。可変なので出力の最大値と最小値を計測して、減衰率を求めた。そのときのコントロール電圧も記録した。以下に測定結果を示す。参考にしたパラメータでは減衰が大きくなりすぎてしまった。先ほどの回路と同じように30MHzと90MHzでは大きく減衰している。AD9851統一回路kajiwaratsuyoshi製作10で示したパターン図で試作基板を製作していく。使用する基板切削機では両面基板を作ることはできないので配線パターンが多い層を削り、裏面を自分で削りGNDと絶縁させることにした。設計時ジャンパ用の配線を外注するため小さいビアを使用していたが、使用する切削機では設計したように穴をあけることが出来なかったため、空中配線することとなってしまった。以下に製作した試作基板を示す。試作基板(表面)試作基板(裏面)この基板を修正を行いながら動作テストを行った。DDS2はSMAコネクタより出力を得ることが出来た。出力(5MHz)DDS2の出力(30MHz)DDS2の出力(90MHz)DDS1はAD9851のIout出力は確認できたが、SMAコネクタ出力ではまだ動作させることが出来ていない。以下にDDS1のIout出力を示す。DDS1の出力(29MHz)DDS2の出力波形より低周波の時は出力が大きいため、増幅が上手くいかず波形が歪んでしまう。そのため波形が歪まないように出力を抑えるアッテネータの製作が必要になった。AMP回路を見直していく。スターグランド配線kajiwaratsuyoshi製作9の状態からさらにスターグランド配線を修正した。今回は中間層のみアナログGNDとデジタルGNDを5mm程度つなぎ全体にビアを打つよう修正した。以下に修正した中間層の各々GNDの接続部分を示す。いくつか見える点がビアである。これを基板全体に施した。今までピンヘッダでデジタル線を接続しようと考えていたが、ノイズ対策、配線の簡略化のためにボックスヘッダに変更した。今までのSMAコネクタに加えてエッジマウントのものも取り付けることにした。取り付け用のねじ穴も取り付けを容易にするため角から5mmづつの距離にした。前回作った回路でAD9851の出力がかなり小さかったため、BPFの前後2基のAMPを取り付けることにした。以下に変更を加えたパターン図を示す。見やすいようにベタグランドは透明化してあるが実際は全体に施してある。パターン図このパターン図を用いて基板切削機で2層基板を製作し、動作テストを行う。スターグランド配線kajiwaratsuyoshi製作8で行ったスターグランド配線は複数箇所でGND層と接続してしまうので、これを改善して1箇所でAGND、DGND、GND層を接続できるように変更する。top層とbottom層のベタグランドはDGNDとAGNDで分けて行った。以下に実際に行ったベタグランドを示す。画像はDGNDとAGNDの境界付近である。top層のベタグランドbottom層のベタグランドこのようにtop層とbottom層でまったく同じようにベタグランドを行った。次にGND層とAGND、DGNDを接続するためにGND層のベタグランドは少し変更した。以下にGND層を示す。GND層のベタグランド画像のスケールは変わっているが向きは変更していないので、ほかのベタグランドとは凹凸が逆になっていることが分かる。すべてのGNDを繋げるために重なっているところに大きめのビアをいくつかつけた。以下にビア周辺を拡大したものを示す。ビア周辺ビアを取り付けるまではAGNDとDGNDが接続されていないと表示されていたが、この操作で接続している状態になったため、このビアでのみAGNDとDGNDが接続していると考えられる。AD9851統一回路kajiwaratsuyoshi製作7で設計した回路は共同研究者に引き継ぎ、製作6までで行っていたFPGA接続後の回路を改良し、4層基板として新たに製作を行う。製作6までの回路は片面実装の2層基板だったので、この時のジャンパ線をボトム層で配線を行い、2層3層をそれぞれGND、VCCとして配線を行った。完成したものを以下に示す。DDS統一回路4層基板_1設計完了後、基板の見直しを行い、問題点がいくつか見つかった。デジタル信号線により回路のアナログ部が囲われている。基板内でアナログ部、デジタル部が混在している。これらの問題は出力にノイズが乗る原因となりうるため、改善が必要となる。2つ目の問題を解決するに点対称な配置をやめる必要があるため、最初から設計しなおすことにした。設計しなおしたものを以下に示す。DDS統一回路4層基板_2設計しなおしの際に固定用のビス穴の位置、スターグランドの方法も変更した。ビス穴は基板を切り出す際に端にあると穴をつぶしてしまう可能性があったため、内側にずらした。スターグランドはグランド層に各々接続すればよいと考えていたたが、点で接続した方が効果があるようだ。このパターン図で再び共同研究者と問題点を探してみたいと思う。AD9851統一回路kajiwaratsuyoshi製作6までで、一体化した回路を製作するにあたってFPGA接続後の製作がひと段落ついたので、接続前の製作を行う。製作は以下の点を踏まえて行う。電源はDCジャックを用いて5Vを供給する。FPGAとDDSの接続にはピンヘッダ、DDSCの出力にはSMAコネクタとピンヘッダの両方を使用。DDSは表面実装で取り付ける。LPFは遮断周波数を35MHzとする。このLPFは共同研究者によってすでに設計されたものを使用。LPFについて設計にはKiCADを用いて行う。配線幅は最小で0.4mm。OSCは秋月電子にて販売されている12.8MHzクリスタル、COMPはTL714をしよう。COMPの周辺ベタグランド、スターグランド、ティアドロップ配線に心がける。AGNDとDGNDの間はなるべく離す。基板の四隅に角化から縦横2.5mmずつ離して直径3mmのケースを固定するための穴をあける。今後、これを基板加工機でテスト製作を行う。WordPressツールバーへスキップログイン登録FollowFollow。