AD9851統一回路kajiwaratsuyoshi製作7で設計した回路は共同研究者に引き継ぎ、製作6までで行っていたFPGA接続後の回路を改良し、4層基板として新たに製作を行う。製作6までの回路は片面実装の2層基板だったので、この時のジャンパ線をボトム層で配線を行い、2層3層をそれぞれGND、VCCとして配線を行った。完成したものを以下に示す。DDS統一回路4層基板_1設計完了後、基板の見直しを行い、問題点がいくつか見つかった。デジタル信号線により回路のアナログ部が囲われている。基板内でアナログ部、デジタル部が混在している。これらの問題は出力にノイズが乗る原因となりうるため、改善が必要となる。2つ目の問題を解決するに点対称な配置をやめる必要があるため、最初から設計しなおすことにした。設計しなおしたものを以下に示す。DDS統一回路4層基板_2設計しなおしの際に固定用のビス穴の位置、スターグランドの方法も変更した。ビス穴は基板を切り出す際に端にあると穴をつぶしてしまう可能性があったため、内側にずらした。スターグランドはグランド層に各々接続すればよいと考えていたたが、点で接続した方が効果があるようだ。このパターン図で再び共同研究者と問題点を探してみたいと思う。コメントをキャンセルメールアドレスが公開されることはありません。*サイト次回のコメントで使用するためブラウザーに自分の名前、メールアドレス、サイトを保存する。WordPressツールバーへスキップログイン登録FollowFollow。