[0001]【産業上の利用分野】本発明は一般にマイクロ波及び他の高周波通信ネットワークに係り、より詳細には、このようなネットワークに使用される信号切り換え及び電力制限回路に係る。[0002]【従来の技術】マイクロ波及びミリメータ波回路は、例えば、高周波サテライト通信及びレーダシステムに広く使用されている。これら及び他の高周波システムの受信ネットワークは、一般に、送信されたマイクロ波又はミリメータ波信号を検出するためにミクサや低ノイズ増幅器のような高感度のマイクロ波部品を備えている。受信アンテナに入射する高電力信号(例えば、レーダジャミング信号)からこれらの部品を保護するために、アンテナと受信器との間に電力制限回路がしばしば直列に挿入される。マイクロ波及びミリメータ波のリミッタは、通常の大きさの信号がアンテナによって受信されたときに最小の挿入ロスで特性伝送線インピーダンスを与えるように設計されている。これに対して、高電力信号がアンテナに当たると、リミッタはほぼ短絡状態となり、受信器内の高感度部品にダメージが及ぶのを防止する。receiver.【0003】アンテナ入力ポートのアレイを有する高周波システムにおいては、マイクロ波信号を選択又は分配するためにスイッチが使用される。arm"を、特定のアンテナに関連したリミッタ回路に結合するのに使用される。典型的に、各アンテナ入力ポートの後には、リミッタ回路とスイッチング素子とのカスケード接続が続く。「スイッチ−リミッタ」という語は、このようなカスケード接続を説明するためにしばしば使用される。connection.【0004】図1は、高電力入力ポートの付近に配置されたショットキーダイオードD1によって駆動される従来のリミッタ回路を示す回路図である。入力ポートは一般にアンテナと連通しており、高周波信号路Pの原点として働く。信号路Pは、典型的にマイクロストリップ又はストリップラインとして実施され、ダイオードD1及びバイパスキャパシタC2は、1/4波長カプラーQによって信号路Pに結合されている。P/4波長カプラーQの位置は、ダイオードD1と信号路Pとの間の結合を調整するように変えることができる。P.ダイオードD1は、既知の電力の高周波信号エネルギーに応答してオンにされるので、カプラーQは、所定電力以上の信号エネルギーが入力ポートに当たるときにダイオードD1が動作されるように配置される。このように、このリミッタは、入力ポートによって受信された所定の大きさの信号エネルギーを短絡するように校正することができる。isカプラーQによって高周波信号エネルギーがこれに送られることによりオンになる。RFチョークインダクタL1及びキャパシタC3を含む。このバイアス電流はダイオードD3、D4及びD5をオンにするので、信号路Pとグランドとの間には多数の高周波短絡路が形成される。pulses,並列接続されたPINダイオードD3及びD4における短絡路によって反射され、一方、ダイオードD5は、信号路Pに沿ってダイオードD3及びD4をバイパスすることのできるパルスエネルギーを反射する。port,経路Pによって送信される中心周波数の1/4波長だけダイオードD5をダイオードD3及びD4から離間することにより一般に最大にされる。D4.【0006】図1から明らかなように、高電力パルスが入力ポートに入射したときにダイオードD1によってダイオードD3、D4及びD5に送られるバイアス電流はR1の大きさによって左右される。R1の値が大きいと、ショットキーダイオードD1からのバイアス電流を比較的大きな割合でダイオードD3、D4及びD5に供給することができ、一方、R1の値が小さいと、バイアス電流の消費が大きくなる。D3、D4及びD5の付勢に使用するように抵抗R1を増大することによって電力取扱容量が改善される。sパルスに対して2kW又は連続波で50W)、カプラーQによって調整可能な制限スレッシュホールドが与えられること、及びPINダイオードD3、D4及びD5のパラメータを整合させる必要がないことを含む。[0008]【発明が解決しようとする課題】不都合なことに、ショットキーリミッタは回復時間が比較的長いことが知られている。ここで、回復時間とは、リミッタが高電力パルスの終了に続いて低ロス状態に復帰するのに要する時間として定義される。高電力パルスが終わると、ダイオードD1はオフになり、ダイオードD3、D4及びD5へのバイアス電流の供給を終わらせる。これは、PINダイオードD3、D4及びD5が、その真性領域に蓄積された残留電荷が除去された後に、非導通(即ち「挿入ロス」)状態に復帰できるようにする。挿入ロス状態にある間は、ダイオードD3、D4及びD5は、経路Pに沿って伝播する信号エネルギーに対して本質的に見掛け上開路となり、従って、入力ポートと保護ポートとの間に低電力信号を通せるようになる。ダイオードD3、D4及びD5は、高電力パルスの減少又は「制限」に続いてその各々に蓄積された残留電荷が完全に除去された後でなければ開路としてふるまわない。低電力信号エネルギーの一部分を不所望に反射し、全体的な挿入ロス(即ち信号減衰)を不所望に増大する。D3、D4及びD5が高電力パルス入射後に挿入ロス状態に復帰するに要する回復時間は、R1の大きさに逆比例する。従って、R1の値が小さいと、回復時間は短くなるが、R1の値が大きいと、回復時間は長くなる。increased,これにより、PINダイオードD3、D4及びD5の電力取扱容量が低下する。その結果、従来のリミッタの設計者は、通常、R1の抵抗値を選択するときに電力取扱と回復時間との間で妥協することが余儀なくされる。R1.【0010】上記したように、図1の従来型リミッタは、典型的にスイッチ−リミッタ回路を形成するように高周波スイッチング回路と直列にカスケード接続される。このスイッチング回路は一般に1/4波長離間された一対のダイオードも備えているので、このような複合スイッチ−リミッタ回路は、高周波信号路と分路接続された少なくとも4つのPINダイオードをしばしば組み込むことになる。undesirably,これは次いでスイッチ−リミッタが配置されるアンテナシステムのレンジを制限する傾向となる。arranged.【0011】本発明の目的は、電力取扱容量を付随的に減少させることなく、高電力パルス入射後の回復時間を減少できるようなリミッタ回路を提供することである。incident.【0012】本発明の別の目的は、低電力RF信号を案内するときの挿入ロスを低減したリミッタ回路を提供することである。signal.【0013】本発明の更に別の目的は、挿入ロスを低減し且つ回復時間を短くしたスイッチ−リミッタ回路を提供することである。is,挿入ロスを低減し且つ回復時間を改善した高周波リミッタ及びスイッチリミッタ回路を提供する。高周波スイッチ−リミッタは、少なくとも1つの入力ポートと、該入力ポートと共通アームとの間の高周波信号路とを備えている。firstバイアス電流を発生する。1組の保護ダイオードは、上記第1バイアス電流の一部分又は第2バイアス電流によってオン状態に切り換えられたときに高エネルギー信号を反射し、これらの保護ダイオードは、オン状態にあるときは高周波信号路によって伝播される信号エネルギーを反射し、オフ状態にあるときは高周波信号路によって伝播される信号エネルギーを通過するように配置される。オン状態とオフ状態の間の保護ダイオードの切り換えは、ドライバネットワーク内に含まれたバイアスネットワークのインピーダンスを変更することにより促進され、このドライバネットワークは、スイッチ制御信号に応答して上記第2バイアス電流を発生するように配置される。generate.【0015】本発明の更に別の目的及び特徴は、添付図面を参照した以下の詳細な説明及び特許請求の範囲から容易に明らかとなろう。リミッタ回路図2は、挿入ロス及び回復時間が改善された本発明の高周波リミッタ100の好ましい実施例を示す回路図である。このリミッタ100は、高電力入力ポート120と保護ポート130との間にマイクロ波或いはミリメータ波信号のようなRF信号エネルギーSの両方向伝播を維持することのできる高周波即ちRF回路110を備えている。このRF回路110の入力ポート120及び保護ポート130は、典型的にマイクロストリップ又はストリップラインで実施される高周波伝送線140によってリンクされる。入力ポート120はアンテナAにしばしば作動的に結合され、一方、保護ポート130は一般的に高周波スイッチ(図示せず)に接続される。shown).【0017】本発明のリミッタ100は、更に、第1及び第2のDCバイアスライン160及び170によってRF回路110に接続されたDCドライバ回路150を備えている。100は、高電力パルスが入力ポート120に入射したときに入力ポート120を保護ポート130から分離するように設計されている。RF信号を入力ポート120と保護ポート130との間に実質的に妨げなく通せるようにする。160を経てDCドライバ回路150へ供給する。first及び第2の並列接続されたPINダイオード200及び205と二次PINダイオード210とを充電させる。110ダイオード200、205及び210の低周波インピーダンスに対して大きくなるようにされる。その結果、ショットキーダイオード180によって発生されたDCバイアス電流の比較的大きな割合が、バイアスネットワーク220内で消費されるのではなくてPINダイオード200、205及び210へ送られることになる。高電力信号は、電源ノード230に電圧−Vが存在しなくても減衰されることが観察される。18000、205及び210が付勢されるからである。このようにして、例えば停電によってバイアス電圧−Vが失われたとしても、PINダイオード200、205及び210の電力取扱容量は比較的大きく確保される。150,バイアスネットワーク220のインピーダンスを本質的に短絡インピーダンスに切り換えるように動作する。これは負の電源ノード230の電圧−Vを第2のDCバイアスライン170に効果的に結合し、PINダイオード200、205及び210の真性領域からの電荷の除去を促進する。このように、本発明のリミッタ100が低インピーダンスの挿入ロス状態に復帰するに要する回復時間は、図1に示す従来のショットキー駆動リミッタにより要求された時間に比して減少される。RF回路110は、バイアスネットワーク220内の第1及び第2のバイアス抵抗240及び245より成る電圧分割器を経て負の電源電圧−Vに接続される。RF回路110が低インピーダンス状態にある間に負の電位に接続され、従って、本発明のリミッタ100の挿入ロスは、図1に示す従来のリミッタよりも低くされる。Fig.【0021】図3は、RF回路110のマイクロストリップ実施例の上面図である。高周波信号路140は入力ポート120で始まり、一般的に同軸アンテナフィードライン(図示せず)の中心ピンから結合される。信号路140は従来のマイクロストリップ伝送線を用いて実施され、これは、例えば、金のような導体をアルミナの基体材料255に薄く付着したものを含む。260は、オクターブ帯域巾の1/4波長カプラー265を経て信号路140に結合される。信号路140とダイオード180との間の結合は、カプラー265の1/4波長伝送線セグメント267を信号路140から分離する距離Dを調整することによって制御される。伝送線セグメント267の長さは、リミッタ100が動作するように設計された中心波長のほぼ1/4である。40dBmの高電力パルスに応答してダイオード180をオンにすることが所望される場合には、信号路140と伝送線セグメント267との間の距離Dは、約25ないし35デシベル(dB)の結合を引き起こすように調整される。ショットキーダイオード180により発生されるDCバイアス電流は伝送線セグメント267を経て第1のDCバイアスライン160へ進む。200、205及び210は、第1及び第2のDCブロックキャパシタ270及び275によって信号路140に課せられるDC電圧及び電流から保護される。PINダイオード200、205及び210の各々は従来通りに信号路140にワイヤボンディングされ、ショットキーダイオード180及び第1のバイパスキャパシタ260も1/4波長カプラー265の伝送線セグメント267にワイヤボンディングされる。RFチョークインダクタ225は、信号路140及び第2のバイパスキャパシタ280にワイヤボンディスングされる。4ないし9のタイミング図を参照して説明する。3におけるRFパルスの立上り及び立下りとほぼ同時にオン及びオフになる(図5)。3,約25Ωの等価インピーダンスが与えられたときに、約2Vの電圧と約80mAのバイアス電流を発生するように選択されるのが好ましい。230の負の供給電圧が−12Vと仮定すれば)。200,205及び210によって生じる挿入ロスを、図1のリミッタのPINダイオードによって誘起される挿入ロスに対して減少させることに注意されたい。いうのは、従来リミッタのPINダイオードは公称約0ボルトの電位に保持されるからである。200、205及び210に逆バイアスが印加されると、その各々のインピーダンスが増加し、それにより、そこに蓄積された電荷を更に完全に除去することによって挿入ロスを減少させる。1において、ショットキーダイオード180によって発生されたバイアス電流は分離トランジスタ190をオンにする。図2に示すように、このトランジスタ190は、そのエミッタ端子がドライバ入力抵抗285を経てダイオード180に接続されそしてそのベース端子が接地された抵抗287に接続されている。pinを約1Vに上昇させる。図7について以下に述べるように、短絡されたPINダイオード200、205及び210は、入力ポート120に入射する高電力パルスを反射するように動作する。120.【0026】図7のタイミング図を参照すれば、本発明のリミッタ100は、最小のRFパルスエネルギーのみが保護ポート130に当たるのを許す。(例えば、35dBm)の値まで一時的に上昇する。general,第1及び第2のPINダイオード200及び205よりも更に迅速なターン・オン時間、ひいては、低い電力取扱容量を有するように選択される。maxを越えるのを防止する。205/4波長の間隔を維持することにより最大にされる。10dBm)以上のものが保護ポート130に到達するのを防止するように働く。130.【0027】図8は、PNPスイッチングトランジスタ290のベースの電圧を示すタイミング図である。190をカットオフより若干低く維持する。1においては、ショットキーダイオード180によって供給されるDCバイアス電流が結合キャパシタ305を充電し、これは、トランジスタ290のベースを約2Vまで一時的に上昇させる。3にRFパルスが止むまでオフに保たれ、そのとき、ショットキーダイオード180の電圧は約2Vから0Vに降下する。4との間のダイオード放電インターバル中にオンになり、従って、そのコレクタ電流を、プルダウントランジスタ320のベース−エミッタ接合にまたがって接続されたターン・オン抵抗310に強制的に通流させる。抵抗310に流れる電流は、プルダウントランジスタ320のベース−エミッタ電圧をその飽和値まで上昇することにより該トランジスタ320をオンにし、この飽和値は、一般にフィルタキャパシタ315にかかる負の電圧値よりも約0.75V高いものである。3の後に約1μs間負の供給電圧(−12V)にプルダウンする(図6)。4との間のダイオード放電インターバル中に(図8)分離トランジスタ190によって負の供給電圧から保護される。pinは、PINダイオード200、205及び210の回復時間を、その各々に蓄積された電荷の除去を促進することにより実質的に減少させる。290のベースの電圧は、ダイオード放電インターバル中に、結合キャパシタ305の値及びそれによって見た等価抵抗値に比例するRC時定数に従って放電する。)には、高電力RFパルスの入射中に結合キャパシタ305に蓄積された電荷が完全に消散されている。305のこの放電は、トランジスタ290のベース電圧を充分に上昇させることにより該トランジスタをオフにし、その結果、プルダウントランジスタ320もダイオード放電インターバルの終わりにオフにされる。図9のタイミング図は、ダイオード放電インターバル中のプルダウントランジスタ320のベース電圧の上昇及び下降を示している。interval.【0029】以下の表1は、本発明のリミッタ100の好ましい実施例に使用される特定の電気部品を識別するもので、「参照番号」欄の数字は図2ないし3の参照番号に対応するものである。オクターブバンドのスイッチリミッタ図10は、従来型のオクターブバンドスイッチリミッタ回路の回路図である。図10のスイッチリミッタは、キャパシタC7によって共通アームに容量的に結合されたN個の高周波信号路(分岐アーム)を備えている。1つの分岐アーム1のみが図10に詳細に示されている。10.各分岐アームは、一般に、図1について上記したようなリミッタ回路の入力ポートを介してアンテナ(図示せず)に連通する。図10に示すように、分岐アーム1のリミッタ回路は、スイッチ回路によって共通アームにリンクされる。circuit.【0032】各分岐アームのスイッチ回路は、TTLスイッチドライバによって適当な制御電圧+Vcが送られたときに、分岐アームの入力ポートを共通アームから選択的に分離するように動作する。逆に、各スイッチ回路は、スイッチドライバによって−Vcの制御電圧が与えられるのに応答して特定アームの入力ポートを共通アームに接続する。このように、共通アームは、その各々のスイッチドライバが+Vc又は−Vcのいずれかの制御電圧を発生するように命令することにより所望の分岐アームに接続されると同時に他の全ての分岐アームから分離される。armのところに配置される。インダクタL2及びキャパシタC5を経てこれらダイオードD6及びD7に正の制御電圧+Vcを印加すると、その各々に順方向バイアスが形成され、これはダイオードD6及びD7がRF信号エネルギーに対して見掛け上短絡状態となるようにする。知られているように、共通アームから距離λ/4のところに順方向バイアスされたダイオードD7によって形成されたRF短絡回路が存在すると、ダイオードD7と共通アームとの間の伝送線の1/4波長部分は開路に近いものとなる。順方向バイアスされたダイオードD6とD7との間の1/4波長伝送線部分は、共通アームと各分岐アームの入力ポートとの間に更に分離を与える。arms,中心動作波長の1/4の部品間隔に基づいている。従って、各分岐アーム内のスイッチ回路により与えられる分離は、スイッチリミッタの動作周波数が中心周波数からずれるときに減少され、そして中心周波数の2倍より大きいか又は中心周波数の半分より小さい動作周波数に対して最小の大きさとなる。図10のスイッチ−リミッタ回路は、所望の中心動作周波数を取り巻くオクターブ帯域巾にわたって動作するように設計されている。D7を備えていることに注意されたい。above,各PINダイオードは、特定の分岐アームのスイッチ回路がバイアスされてその入力ポートと共通アームとの間に低電力RF信号エネルギーを通過できるようにするときにスイッチ−リミッタの挿入ロスを増大させる。このような挿入ロスは望ましくない。example,1つの分岐アームの入力ポートから共通アームへ伝播する低電力RF信号の強度を減衰するからである。PINダイオードの個数を減少することにより挿入ロスを最小にする。N個の同じ分岐アームを備えている。407は、共通アームCとアンテナ(図示せず)との間に挿入されたオクターブバンドRF回路410を備えており、このオクターブバンドRF回路410は図2のリミッタ100に含まれたRF回路110と実質的に同じである。第1分岐アーム407は、更に、AC結合されたスイッチドライバ450を備え、その一部分はDCドライバ150(図2)と同じである。100及びスイッチリミッタ400に共通の電気部品を識別するために図2の参照番号にアポストロフィー記号を付けて使用する。used.【0036】分岐アーム407に含まれたオクターブバンドRF回路410は、制限及びスイッチングの両方の機能を実行するように配置される。410,その入力ポート120'に入射する高電力RFパルスを反射することによりリミッタとして動作し、そしてスイッチ−ドライバ450から所要バイアス電流が供給されたときには入力ポート120'を共通アームCから選択的に分離するようにスイッチとして動作する。スイッチ−ドライバ450は、入力ポート120'に高電力パルスが入射したとき及び入力ポート120'を共通アームCから分離することが所望されるときにPINダイオード200'、205'及び210'にDCバイアス電流を供給するように働く。450は、3つのPINダイオード200'、205'及び210'を制限素子及びスイッチング素子として使用できるようにする。diodes,この従来型スイッチ−リミッタよりも一般的に小さなものとなる。limiter.【0037】図11を参照すれば、第3のPINダイオード210'は、共通アームCから1/4波長離間され、そして第1及び第2のPINダイオード200'及び205'はこの第3のPINダイオード210'から1/4波長のところに配置される。407は、これらのPINダイオードが順方向にバイアスされて高周波短絡回路を形成するときに、共通アームCに対して見掛け上開路のようになる。120'から分離させるように動作する。471、472及び473より成る電圧分割器を備え、その第1及び第2の抵抗は電源キャパシタ475に共通接続されている。4905のベースに接続されている。5V)に接続されているからである。495及び500を直接充電し、バイパス抵抗505及びスイッチドライバ入力抵抗285'を経て分離トランジスタ190'に強制的に電流を通流させる。current0'、205'及び210'にまたがる高周波短絡回路を形成する。このように、スイッチ制御ノード480にTTL論理低を印加すると、共通アームCと入力ポート120'との間に高周波開路が形成される。TTL論理低からTTL論理高(例えば、5V)に変化したときには、スイッチ制御トランジスタ485のベース及びエミッタがほぼ同じ電圧に保持されるので、このトランジスタ485がオフになる。トランジスタ485がオフになると、入力ポート120'に高電力RFパルスが入射したときの終わりに生じるものと同じ形式のベース−エミッタ飽和がスイッチトランジスタ290'に生じる(図8参照)。従って、トランジスタ290'及び320'は、一次及び二次の結合キャパシタ495及び500の放電中に図8及び9について上記したようにオンになる。205'及び210'は、非導通状態へ迅速に切り換わる。on,これらPINダイオードを負の供給電圧−Vへ効果的に接続するからである。driver,共通アームCを特定分岐アームの入力ポートに迅速に接続したり切り離したりできるようにする。RFパルスが入射しても、スイッチ−リミッタ400の動作状態は変化しない。180'がオンになり、これは、次いで、分離トランジスタ190'にターン・オン電流を強制的に通流させる。205'及び210'に電流を供給する。120'から分離されることになる。120'との間にRF信号エネルギーが伝播する。205'及び210'を順方向にバイアスする。400の好ましい実施例に使用される特定の電気部品を示しており、「参照番号」欄の数字は図11における参照番号に対応している。広帯域スイッチ−リミッタ図12は、従来型の広帯域スイッチ−リミッタ回路の回路図である。N個の高周波信号路(分岐アーム)を備えている。firstの分岐アーム(アーム1)だけが図12に詳細に示されている。各分岐アームは、一般に、図1について述べたようなリミッタ回路の入力ポートを介してアンテナ(図示せず)に連通する。arm,TTLスイッチドライバにより適当な制御電圧+Vcが供給されたときに分岐アームの入力ポートを共通アームから選択的に分離するように動作する。図10と12を比較すると、従来型のオクターブバンドスイッチ−リミッタ(図10)内のダイオードD7と共通アームとの間に存在する伝送線の1/4波長部分は、広帯域スイッチ−リミッタ(図12)内のPINダイオードD8に置き換えられていることが分かる。line波長部分よりも広い周波数帯域にわたって分離を与えるので、図12のスイッチ−リミッタの動作帯域巾は、図10のオクターブ帯域巾よりも広い。周波数において与えられる分離を増大するように働く。frequency.【0045】図12の従来型広帯域スイッチ−リミッタ回路は、選択された帯域巾にわたり共通アームと分岐アームの選択された入力ポートとの間に適当な分離を与えることができるが、各分岐アームが5個のPINダイオードを備えていることに注意されたい。上記したように、各PINダイオードは、特定の分岐アームのスイッチ回路がバイアスされてその入力ポートと共通アームとの間に低電力RF信号エネルギーを通せるようにするときに、広帯域スイッチ−リミッタの挿入ロスを増大させる。このような挿入ロスは不所望である。mean,例えば、1つの分岐アームの入力ポートから共通アームへ伝播する低電力RF信号の強度を減衰するからである。図13について以下に述べるように、本発明の広帯域スイッチ−リミッタ回路は、各分岐アーム内に組み込む必要のあるPINダイオードの数を減少することにより挿入ロスを最小にする。arms.【0046】図13の回路図を参照すれば、本発明の広帯域スイッチ−リミッタ回路600の好ましい実施例は、DCブロッキングキャパシタ605によって共通アームに結合されたN個の同じ分岐アームを備えている。607,DC結合されたスイッチドライバ650を備え、これはAC結合されたスイッチドライバ450内に使用された電気部品の幾つかを組み込んでいる。従って、オクターブバンドのスイッチ−リミッタ400と、広帯域スイッチ−リミッタ600とに共通の電気部品を識別するのに、図11の参照番号にクォテーションマークを付けたものを使用する。607回路610は、制限及びスイッチングの両方の機能を実行するように配置される。RF回路610は、入力ポート120”に入射する高電力RFパルスを反射することによってリミッタとして動作すると共に、スイッチ−ドライバ650が適当なスイッチ制御電圧をスイッチ制御ノード655に印加したときに入力ポート120”を共通アームCから選択的に分離するためのスイッチとして動作する。".【0048】より詳細には、RF回路610は、制御ノード655にTTL論理高を印加することにより挿入ロス状態に切り換えられる。これは、スイッチ−ドライバ650が負の供給電圧−Vを信号路140”に印加するようにし、それにより、分路接続されたPINダイオード200”、205”及び210”をオフにする。arm0”に直列接続されたPINダイオード660がオンにされる。666、並びにトランジスタ320”を備え、第1のDCバイアス抵抗662はバイアスキャパシタ668に並列に接続されている。TTL論理低をノード655に加えると、スイッチ制御トランジスタ485”及び分離トランジスタ190”がオンになり、その結果、PINダイオード200”、205”及び210”にDC電流が強制的に流れることによってこれらダイオードにまたがって高周波短絡回路が形成される。off,これにより、直列接続されたPINダイオード660に流れるDC電流が遮断することによりこのダイオードがオフになる。このように、論理低を制御ノード655に加えると、入力ポート120”が共通アームCから分離される。RF周波数において増加される。the.【0049】この場合も、RF回路610は、入力ポート120”に当たる高電力RFパルスエネルギーを反射するためのリミッタとして動作するように設計されている。-ドライバ650がトリガーされ、RF回路610は、制御ノード655に論理低を印加した場合について上記したのと実質的に同様に制限モードに入れられる。"205”及び210”にまたがる短絡回路を形成することにより、高周波開路を近似するようにされる。直列接続されたダイオード660を通る静的なDCバイアス電流が遮断されて、共通アームに高周波開路を形成する。従って、スイッチ−ドライバ450は、1組の4つのPINダイオード(即ち、分路接続されたPINダイオード200”、205”及び210”と、直列接続されたPINダイオード660)を用いてスイッチング及び制限機能を実行できるようにする。12の従来型のスイッチ−リミッタが1組の6個のPINダイオードを必要とするとすれば、この従来型のスイッチ−リミッタよりも少なくなる。650の動作を説明する。471”、472”及び473”より成る電圧分割器を備え、一次及び二次の抵抗471”及び472”は電源キャパシタ475”及び電源保護ダイオード497”に共通接続されている。論理低を制御ノード655”に印加すると、トランジスタ485”のベースをそのエミッタより低く引っ張ることによりトランジスタ485”がオンになる。いうのは、このエミッタは電源ダイオード485”を経て正の電源電圧+V(例えば、5V)に接続されているからである。"C結合トランジスタ190”をオンにする。第3及び第4のDCバイアス抵抗695及び705より成る第2の電圧分割器は、トランジスタ485”がオフにされたときにトランジスタ690のベースをベース−エミッタターン・オンスレッシュホールドより低くバイアスすることによりトランジスタ690を非導通状態に維持する。65に並列な第2の結合キャパシタ725を経てトランジスタ320”のベースに接続される。off25にまたがって発生される。320”は、トランジスタ690がオンになったときにオフになる。690,オン時のそのコレクタの電圧降下がツェナーダイオード730によりトランジスタ320”のベースに鏡像的に現れるからである。図13に示すように、プルダウン抵抗740は、制御ノード655に論理低が加えられるのに続いてトランジスタ690が再びオンになったときにトランジスタ320”のオフ切り換えを容易にする。690もそのベース駆動電流が遮断することによってオフになる。320”がオンになり、これは、直列接続されたダイオード660に再びDCバイアス電流を通流させる。consisting"に接続されることにより逆方向バイアスされる。このように、論理高がスイッチ制御ノード655に加えられると、RF回路610は挿入ロス状態に入り、RF信号は最小の減衰で共通アームCと入力ポート120”との間を伝播できるようにされる。従って、スイッチ−リミッタ400のN個の分岐アームの各々のスイッチ−ドライバは、共通アームCを特定の分岐アームの入力ポートに迅速に接続したり分離したりできるようにする。ports.【0053】論理低がスイッチ制御ノード655に印加されて共通アームを入力ポート120”から分離するときには、高電力のRFパルスが入射してもスイッチ−リミッタ600の動作状態は変化しない。入力ポート120”に高電力RFパルスが入射することによる作用は分離トランジスタ190”をオンにすることであるが、このトランジスタ190”は、スイッチ制御ノード480に論理低が印加されることによって既にオンにされている。従って、高電力RFパルスの入射中又は論理低がスイッチ制御ノード655に印加される間のいずれかに共通アームが入力ポート120”から分離されることになる。655.【0054】これに対し、スイッチ制御ノード655に論理高が印加されたときには、分路接続されたPINダイオード200”、205”及び210”が非導通となり、一方、直列接続されたPINダイオード660が導通となる。140”に沿って共通アームと入力ポート120”との間を伝播できるようにされる。DC電流の供給を遮断することによってオフにする。"との間に高周波開路が一時的に形成される。205”及び210”が付勢されるので、高電力信号が減衰されることが観察される。200”、205”及び210”の電力取扱容量は、例えば、停電によって電圧+V及び−Vが損失した場合でも比較的大きく確保される。600の好ましい実施例に使用される特定の電気部品を識別するもので、「参照番号」欄の数字は図13の参照番号に対応している。invention,本発明をこれに限定するものではない。特許請求の範囲に規定された本発明の精神及び範囲から逸脱せずに種々の変更がなされ得ることは当業者に明らかであろう。ここに開示したスイッチ−ドライバは、バイポーラ回路部品ではなくてMOS部品用いて実施してもよい。PINダイオードがスイッチ及びショットキー駆動の電力制限ネットワークとして同時に使用できるような関連手段を当業者に示唆するものである。DRAWINGS【図1】従来型のショットキー駆動制限回路の回路図である。circuit.【図2】挿入ロス及び回復時間を改善した本発明の高周波リミッタの好ましい実施例を示す回路図である。time.【図3】本発明のリミッタに含まれた高周波RF回路のマイクロストリップ実施例を示す上面図である。invention.【図4】約1μs巾のRFエネルギーの2kWパルスを示すタイミング図である。width.【図5】RF回路に含まれたショットキーダイオードをRFパルスの立上り及び立下りとほぼ同時にオン及びオフにする方法を示すタイミング図である。pinを表すタイミング図である。circuit.【図7】RF回路の保護ポートに当たるRFパルスからの電力量を示すタイミング図である。networkスイッチングトランジスタのベースの電圧を示すタイミング図である。transistor.【図9】DCバイアスネットワークに含まれたプルダウントランジスタのベース電圧の変化を示すタイミング図である。network.【図10】従来型のオクターブバンドスイッチ−リミッタ回路の回路図である。circuit.【図11】本発明のスイッチ−リミッタ回路の好ましい実施例を示す図である。circuit.【図12】従来型の広帯域スイッチ−リミッタ回路の回路図である。circuit.【図13】本発明による広帯域スイッチ−リミッタ回路の好ましい実施例を示す回路図である。うに上記バイアスネットワークのインピーダンスを変更するためのドライバ手段であって、上記バイアスネットワークが上記保護ダイオード手段へバイアス電流の上記一部分を与えるように配置されているドライバ手段とを具備することを特徴とする高周波リミッタ回路。上記保護ダイオード手段に上記第1及び第2のバイアス電流を与えるドライバ手段であって、上記オン状態とオフ状態との間の上記保護ダイオード手段の切り換えを促進するように該ドライバ手段に含まれたバイアスネットワークのインピーダンスを変更する手段を更に備えているドライバ手段とを具備することを特徴とする高周波スイッチリミッタ回路。フ状態との間の上記分路接続保護ダイオードの切り換えを促進するように上記バイアスネットワークのインピーダンスを変更すると共に、上記第2バイアス電流で上記直列接続ダイオードを駆動するためのドライバ手段とを具備することを特徴とする高周波スイッチリミッタ回路。reflected,上記保護ダイオードは、オン状態にあるときには上記高周波信号路によって伝播される信号エネルギーを反射しそしてオフ状態にあるときには上記高周波信号路によって伝播される信号エネルギーを通過するように配置され、そして上記オン状態とオフ状態の間の上記保護ダイオード手段の切り換えを促進するように上記保護ダイオードに接続されたバイアスネットワークのインピーダンスを変更するという段階を備えたことを特徴とする方法。