ハードウェアの気になるあれこれスマートフォン用の表示で見るハードウェアの気になるあれこれ技術的に興味のあることを調べて書いてくブログ。Verilog-HDLスポンサーリンク前回のChiselの記事ではBundleを使ってオプションのIOポートをまとめて制御する方法を紹介した。www.tech-diningyo.info最近Chisel周りの調査をいろいろやっているが、ChiselのコードをVerilogのRTLに変換する方法についてを簡単にまとめた日本語の記事が見当たらない気がしたので今更感はあるがまとめておこうと思う。overflowにまとめてくれているものがあったので、一応こいつも貼っておく。stackoverflow.com変換するChiselのコードが書かれたファイルものすごく単純な加算器を用意した。これをTop.scalaというファイル名で保存する。RTLを生成する上で必要な処理が全て書かれたものになっている。build.sbtの準備あとはChiselが動作する環境があれば何でも良い。手っ取り早いのはsbtを使うことだと思う。sbtをインストールして動作する環境を準備したあとに以下のような"build.sbt"を作成しよう。"3.0-SNAPSHOT"ディレクトリ構造sbtを使用する場合は、標準のディレクトリ構成が存在しているため最初はそれに従うのが吉。今回RTLを生成するために必要な構成は以下の様なもの。Top.scalasbtを実行してRTLを生成ここまで来たら、あとはsbtを使って実行をするだけ。"run"正常に流れると初回実行時なら依存関係のライブラリのダウンロードをsbtが行った後に、Top.scalaに書いてある以下のコードをsbtが検出して実行してくれる。true))}Chiselのコードにエラーが無ければエラボレートが正常に終了してbuild.sbtと同じディレクトリに以下の3つのファイルが生成されるはずだ。_T_6};endmoduleまとめここまでのことをすごくまとめて書くと、以下の4ステップ。"run"で実行するとchisel3.Driver.executeがよしなにやってくれる興味があれば、是非トライしてみて頂きたい!いずれもう少し掘り下げた記事も書けるいいな。入門編〜その3:Chiselのハードウェアの要素〜前回の続きでChiselの文法入門編その3。技書博2にChisel本を出してきました月別アーカイブはてなブログをはじめよう!diningyo-kpuku-jougekiさんは、はてなブログを使っています。ブログを報告するスターをつけました引用をストックしましたストック一覧を見る閉じる引用するにはまずログインしてくださいログイン閉じる引用をストックできませんでした。再度お試しください閉じる限定公開記事のため引用できません。