ハードウェアの気になるあれこれスマートフォン用の表示で見るハードウェアの気になるあれこれ技術的に興味のあることを調べて書いてくブログ。Chiselスポンサーリンク去年辺りから日本でもよく聞くようになったRISC-Vを触ってみたくなったので、Chiselを勉強してみようと思いたった。RISC-Vもだし、Chiselについてもあんまり日本語の記事見当たらなかったので備忘の意味も兼ねてブログに書いて公開してみる。Language)の一種である。カリフォルニア大学バークレー校で開発が行われている。Chiselは、Scalaの内部DSLとして実装されている。ja.wikipedia.orgいや、RISC-Vはむちゃくちゃ詳しく書いてくださってる方が何人かいらっしゃるんですがね、、msyksphinzさんとか↓msyksphinz.hatenablog.comやっておきたいこと環境の準備VivadoのインストールVivadoの起動テスト用RTLの作成まずは各種Chiselの環境を入れる前にいくつかやっておきたいがある(下記参照)のでまずはそこから。上記Wikiの引用にもあるとおり、ChiselはScalaの内部DSLだから。Scala、、書けないですし。2.はやっぱりシミュレーションで動かしたいよね!!という単純な理由。最終的には、Chisel→RTL→FPGA実装で何か動かしたい!!なのでVivado入れて合成環境&シミュレーション環境を構築する。これをやるにあたって、Vivadoシミュレータって制限あったりしないかしら、と思ったのだけど特に制限もない模様。そんな大規模デザインをシミュレーションすることもないだろうから、なんか起きた時に考えよう。言語に対応する混合言語シミュレータです。含まれ、追加料金は不要です。ライセンスで無制限のインスタンスの混合言語シミュレーションを実行できます。4.13.0-45Vivadoは以下のページからLinux版のウェブインストーラーをダウンロードjapan.xilinx.comインストールについては、特に変更もせずにインストール。Webインストールでそこそこのデータをダウンロードするのでしばし待機。Vivadoの起動インストール終わるとデフォルト設定なら/optの下にVivadoがインストールされる。その中に以下の設定があるので、こいつをsourceすると各種設定やってくれるので楽。次の画面で[Finish]押して作成完了テスト用RTLの作成めちゃ適当に32bitのFFを作成する。作成したファイルにFFを実装。sources"を選択。Sources"の下にベンチファイルが生成される。適当にベンチ記述を実装。今回はリセット解除後にFFにライトして値チェックしておしまいな感じ。文法エラーがなければシミュレーションが実行されると、これでとりあえず動作確認はできた。昨日の記事の結びで以下のように書いた。技書博2にChisel本を出してきました月別アーカイブはてなブログをはじめよう!diningyo-kpuku-jougekiさんは、はてなブログを使っています。ブログを報告するスターをつけました引用をストックしましたストック一覧を見る閉じる引用するにはまずログインしてくださいログイン閉じる引用をストックできませんでした。再度お試しください閉じる限定公開記事のため引用できません。