缓冲器46和48是双向的,即它们可以锁存由CPU提供的信息以及向CPU提供的信息1。constant.基本部分18包括存储器控制器58,直接存储访问(DMA)控制器60,中央仲裁控制点(CACP)线路62,总线接口单元64以及缓冲/纠错码(ECC)线路66。基本部分18还包括驱动线路68,只读存储器(ROM)70,自测线路72和缓冲器74。64与DMA(直接存储器访问)控制器60及缓冲/ECC(纠错码)线路66;以及将缓冲/纠错码线路66与系统存储器24和26连接起来。60及总线接口单元64连接起来,又将总线接口单元64与缓冲器74连接起来。74.存储控制器58即常驻在CPU局部总线20又常驻在系统总线76,并通过存储器总线30向CPU38,DMA(直接存储访问)控制器60或总线接口单元64(代表一个I/O设备28)提供对系统存储器24和26的访问。60或是总线接口单元64(代表一个I/O设备28),通过存储控制器58具有对系统存储器24和26的访问。I/O端口地址一致,则存储控制器58经由I/O总线32通过总线接口单元64用一个I/O设备28启动I/O存储周期或I/O端口周期。64从系统总线76传送到I/O总线32。