本発明は、誘電体絶縁された(DI)高圧デバイスの技術分野に係り、特に高速、高周波数のデバイスを製造するために用いられるドープされた珪化物の選択領域を含んだ新たなデバイスに関する。多くの高圧機器に対して、誘電体絶縁が利用され、共通の半導体基板上に作られた隣接する集積回デバイス間の相互作用を防いでいる。基本的には、この誘電体絶縁は、高圧デバイス構造物を含む領域やウェルを取り囲むための誘電体材料(例えば二酸化珪素)の層を用いる。structure.層の逆ブレークダウン電圧を越えない限り、高圧デバイスは適切に動作する。(MSAdler)の米国特許第4,593,458号に開示されている。r).従来、これらのDIデバイス構造物は、主にウェル領域を形成する材料のシート抵抗の為、動作速度が時々制限されていた。(CGThornton)の米国特許第3,381,182号に開示されている。このソルントンは、誘導体層(第1図参照)を完全に囲むように配置された珪化物(例えば、MoSi2)層を含むDI構造物を教示している。ソルントンにより示されているように、この珪化物層は埋め込まれた低抵抗領域(ウェルの底)と高抵抗コレクタ領域との間の広領域接触を可能にするが、こうすることにより、十分にコレクタ抵抗を減らし、さらにデバイスのスピードを増加させる。device.この珪化物層はこの機能を達成するのに適したものであるが、この珪化物包囲層による同様の利益を得られないバイポーラ及びMOSなどの多くの高圧デバイス構造物が存在する。そのため、高圧DI構造物に形成された種々のデバイスの動作速度を改良する何らかの手段を提供する必要が従来あった。本発明は、高速の誘電体絶縁された(DI)構造物に関し、特に、種々の集積デバイス構造物の速度を改善するためドープされた珪化物の埋設部分を利用した構造物に関する。on.本発明によれば、従来のDI製造方法が修正され、絶縁層に付着するウェル内に珪化物領域が含まれる。イオン注入処理が珪化物を選択的にドープする(必要に応じてn形もしくはp形)ために行なわれる。構造物はその後熱せられ、周りのシリコン基板内へ注入された不純物が拡散する。残りのドープされていない珪化物と拡散シリコン領域との組み合わせは、その後種々の集積回デバイス構造物の一つの活性領域(例えば、コレクタ、エミッタ、ドレイン、ソースなど)として用いられる。低い部分には、その後ウェルの底にかかる拡散領域を形成するためイオンが注入される(第5図参照)。5).本発明の他の実施例においては、ドープされた珪化物は、珪化物の水平部分の全てを取り除くため反応性イオンエッチング(RIE)処理を受ける。この構造物から作られたこの種のデバイスは、こうして最終的には、イオン注入の不純物領域を含む側壁の選択された部分を有する珪化物の側壁を含んでいる(第11図参照)。ドープされた珪化物の領域を含む誘電体絶縁された(DI)構造物を製造するための好ましい工程が、第1図から第5図に示されている。第1図は、製造工程の開始点を示しており、ここで基板10は、nドープ・単結晶シリコン基板であって、図中n形基板として示されており、マスク層12に覆われている。このマスク層12は、単に基板12の上面11の上に成長もしくは堆積した酸化物の層でよい。1対の窓14と16がマスク層12内に開口しており、この窓が最終DIウェル構造物の垂直壁を決める役割を果たすことになる。第1図の構造物は、そのエッチングされ、第2図に示されるように、窓14と16により露出した基板材料の所定量が取り除かれる。region18が最終的に最終DI構造物のウェル領域を形成することになる。このエッチングの後、珪化物層20が、露出シリコン基板の上面を完全に覆うように形成される。この珪化物は、以上の方法により形成される。Group,6Aもしくは第7族から選択された他の全ての金属)を表面上に堆積させさらにシリコンとそれらの金属を反応させて珪化物を作るか、または珪化物の材料を直接堆積させてもよい。silicides.本発明によれば、珪化物の選択領域がその後ドープされ、その結果、その選択領域は、この後の拡散処理のための不純物のソースとなる。この不純物のドーピングのために、イオンインプランテーション(イオン注入)工程が、注入のエネルギーと量がコントロールされるようにして行われ、その結果、イオンは、珪化物/シリコンの境界面のできる限り近くに接近するようにして移動する。-3以上のドーパント濃度を生成する。third図に示されている。n形珪化物に変化している。上記のように、注入エネルギーと量を調節することにより、不純物は基板の深さDに達する。イオン注入工程が用いられているため、珪化物層20のこの深さを越える側壁領域は、殆ど不純物を含むことはない。impurities.その後、第4図に示されるように、酸化物層22を珪化物層20を完全に覆うようにして堆積させる。いかなる種類の高温処理も、望ましくない(及び制御不能な)不純物の移動を起こすため、この酸化物を、種々の周知の低温技術を用いて堆積(成長ではなく)させなければならない。(LPCVD)技術を用いて堆積させることができる。この酸化膜の堆積の次に、ポリシリコン層24が、酸化物層22上に作られ、ここでこのポリシリコン層24は、最終DIデバイスの構造物の支持部を形成する。24は、その後、ほぼフラットな面26を作るため、周知の研磨技術を用いて、平面化される。26は、DIウェルを作る際基準面として用いられ、そのため面26は可能な限りフラットであることが重要である。第5図は、絶縁ウェル構造物を成形した後のDI構造物を示している。この構造物を作るため、第4図に示された構造物が反転され、その結果、面26が底支持面となる。シリコン基板10の上面は、第5図に示されるように、ウェル領域18の基板10の材料部分(単結晶シリコン部分)が露出するまで、面26をガイドとして用い研磨される。guide.本発明において、珪化物20に注入された不純物は、ウェル18のシリコン領域に移動しなければならない。この工程は、ウェル18のシリコン領域に不純物を拡散させるために十分な温度(例えば700°C以上)にその構造物を加熱することにより行なわれる。第5図に示される構造では、不純物はウェル18の底に移動し、n形領域28を形成する。ここで重要なのは、この熱処理、すなわちアニール(anneal)は、イオン注入後は、どの時点で行なわれてもよいことである。実際、ポリシリコン堆積プロセスは、不純物の移動が行なわれるのに十分な温度で行なわれる。種々の研磨処置後のアニールを行なうことにより、これらの処置により生じるいかなる表面上の損傷も高温処理により取り除かれる。treatment.第5図に示された構造物は、種々の異なった高速集積デバイスのための一般的構造物としての役割を果たしている。このようなデバイスの一つとして、第6図に、高速横NPNバイポーラ・トランジスタが示されている。このデバイスは、図に示されているようにウェル18内に形成されたp形領域30を含んでいる。(n-doped単結晶シリコン基板)に形成される。その後、構造物のエミッタ拡散を形成するn+拡散領域32がp形領域30内に作られる。その後、金属電極33が、エミッタ領域32と接触するために作られる。p形領域30内で作られ、ここで、p+拡散領域34は最終トランジスタ構造物のベース拡散を形成する。その後、金属電極35が、エミッタ領域34に接触するようにして形成される。トランジスタ構造物のコレクタ領域は、上述したように、形成されたn形拡散領域28を有している。electrodes37は、デバイスの上面に露出した珪化物層20の一部に接触するようにして配置される。ohm/□)を示すため、本発明による構造物のコレクタ直列抵抗値は、少なくとも1桁さらに減少する。この抵抗値は、トランジスタ構造物のRC時定数に直接関係するため、本発明のように珪化物層20を利用することにより、この種のトランジスタのスピードが著しく増すことになる。(ie,高速PNPトランジスタ)においても、本発明が適用され得る。PNP構造物を作るためには、珪化物層20と関係するイオン注入処理を、不純物ソースとして、例えばp形ドナー、例えばほう素を利用するなどして若干変更することにより、容易にPNP構造物を作ることができる。ほう素のイオン注入エネルギーと量は、必要なドーパント濃度を得るために、燐と比較して適宜変更される必要がある。同様に、トランジスタ構造物を得るために用いられた残りの拡散領域は、逆の伝導型のドーパントを用いて形成される。dopant.第5図に示された一般的DI構造物は、第6図に示された高速バイポーラ・トランジスタ以外のデバイスを作る場合にも適用できる。第7図に示されたように、デプレーション型接合FETもこの構造物で作ることができる。p形ウェル領域39内にウェル39内で空間的に離れて形成されたp+ソース拡散領域40とp+ドレイン拡散領域42を有している。ソース電極41は、ソース拡散領域40に接触するように形成され、ドレイン電極43は、ドレイン拡散領域42に接触するように形成される。この構造物のゲート領域は、上述の第5図に関して説明された方法で作られたn形拡散領域28を有している。Conveniently,珪化物層20は、ゲート接触層として用いられ、さらに珪化物層20と接触する上面にゲート電極44が形成される。20.第8図は、他のデバイスを示したもので、これもまた、第5図の基本DI構造物から作られる。FET,ここでゲートしきい電圧は、n形拡散領域28に加わる付加電圧を用いることにより制御もしくは規制される。この構造物は、n+ソース拡散領域46及びドレイン拡散領域48を有し、これらはトランジスタのチャンネルを形成するようにp形ウェル領域45で分離される。ゲート酸化膜50がこのチャンネル領域の上方のデバイス面に配置される。ソース電極47、ドレイン電極49およびゲート電極51が上述した種々の領域と接触するように配置される。コントロール電極52が珪化物層20に接触するように配置される。コントロール電極52に電圧が加わらなければ、FETは従来と同様に操作され、この場合ゲートしきい電圧は、ウェル領45を形成する材料により制御される。反対に、このゲートしきい電圧は、コントロール電極52に電圧を加えることにより調整し得る。ここで、コントロール電極52は、拡散領域28と相互作用することにより、チャネル領域内の電界を調整することになる。この調整は、トランジスタ動作をするために、異なるゲートしきい電圧(印加コントロール電圧の極性に応じてより高圧かより低圧かのどちらか)の条件である。voltage).ここで第6図から第8図に示された3つの異なるデバイスは、いずれも、第5図のDI構造物において作られたデバイスの一例にすぎない。第5図に示された本発明の一般的DI構造物を使用して種々の他のデバイスが形成できる。using.上述したように、珪化物層20は選択的にエッチングされ、ドープされた珪化物(この実施例ではドープされた珪化物側壁であるが)を利用することに利点を見出だす他の種々のDI集積回路構造物が形成される。第9図から第11図に、ドープされた珪化物の側壁を含む一般的DI構造物を作るための好ましい製造工程が示されている。第9図を参照して説明すると、この構造物を得るための第1ステップは、第3図に示された上述の構造物上に反応性イオン・エッチング(RIE)を行なうことである。62,露出材料の水平部分の全てを取り除く。残りの製造工程は、上述したものと同様である。region64と66が形成される。were60、62の両方のデバイスの上面を完全に覆うように、低温処理を用いて酸化膜層68が形成される。薄いポリシリコン層70がその後堆積によって形成され、さらにほぼ水平な面72を得るために平面化される。72,後続のウェル領域18を露出させるために用いられる研磨作業の間、基準面の役割を果たす。第3図から第5図の上述した工程のように、イオンをウェル領域18へ移動させるための熱処理は、ウェル領域18の露出の後、ウェル形成工程の最後に行なわれてもよい。process.珪化物側壁60、62を含む一般的DI構造物が第11図に示されている。第5図に示す一般的DI構造物のように、多くの種々の集積回路デバイスがこの第11図に示された構造物から作られる。structureバイポーラ・トランジスタが第12図に描かれている。+ベース拡散領域80を含んでいる。この構造物のエミッタは、珪化物のアニール中に形成されたn形拡散領域66を有し、一方コレクタ領域は同様に同処理中に形成されたn形拡散領域64を有している。66への接続は珪化物側壁62およびこれに対応する表面の電極82により行なわれる。コレクタ拡散領域64への接続は、珪化物側壁60および表面の電極80により行なわれる。このデバイスの構造物から明らかなように、トランジスタ動作は、エミッタ領域66とコレクタ領域64の付近でウェル81の底の部分で起こる。このDI構造物は、必要な浅さしかないので、このデバイスはほぼ横表面デバイスと考えられ、珪化物のエミッタおよびコレクタの接続を利用することにより動作速度を改善している。このデバイスにおいては、上述した他のデバイスと同様に、DI構造物の絶縁効果を得ており、さらに高速動作のみならず、300Vを十分越える基板電圧においても動作しうる。V.第13図には、第11図に示されたような珪化物側壁を有する一般的DI構造物から作られた一般的な電界効果トランジスタ(FET)が示されている。isn形拡散領域66をソース拡散領域として、さらにn形拡散領域64をドレイン拡散領域として用いている。このトランジスタのチャンネルは、これらの領域の間に位置するpウェル84の領域であるゲート酸化物90がこのチャネル領域の上方の構造物の上面上に配置される。ソース電極92、ゲート電極94およびドレイン電極94によりデバイス構造物が完成される。silicide60がドレイン拡散領域64と電極96との間の接続を行なっている。12,第13図のFETのトランジスタ動作は、必要なだけ浅く作られたウェル81の底部において起こる。first4図に示されている。第13図のFETと同じように、n形拡散領域66が、ソース拡散領域として、一方n形領域64がドレイン拡散領域として用いられている。このデバイスが適切に機能するためには、n形ウェル101を用いる必要がある。p+ゲート拡散領域100がウェル101の上面に形成される。ソース電極102は、珪化物側壁62を介してソース拡散領域66に接続され、一方ドレイン電極104は珪化物側壁60によりドレイン拡散領域64に接続される。60.ゲート電極106はゲート拡散領域100に接触している。ゲート電極106に電圧が加わらない場合、ウェル101の底に沿ってソース拡散領域66とドレイン拡散領域64が接続される。電極106に電圧を加えた場合、p+領域が拡大し、その結果拡散領域の間の接続パスをピンチオフし、トランジスタがオフとなる。any,第11図の一般的構造物から作られた種々のデバイスの一例として単に示されたものである。only,DI構造物内で作られたデバイスのいかなる活性部分に対しても拡散ソースとして用いられるドープされた珪化物部分を含む誘電体絶縁された構造物を含むと考えられる。第12図から第14図は、第11図に示された一般的構造物により作られた3つの異なるデバイス(バイポーラ・トランジスタ、MOS電界効果トランジスタおよび接合電界効果トランジスタ)を示す断面図である。分な温度まで上記基板(10)を加熱するステップを有することを特徴とする半導体デバイスの製造方法。temperature.【請求項2】前記(B)ステップにおいて、前記珪化物層(20)は、第4A、5A、6A、もしくは7A族の珪化物からなるグループから選択された珪化物を直接堆積することにより形成されることを特徴とする請求項1記載の半導体デバイスの製造方法。is.【請求項3】前記(B)ステップにおいて、前記珪化物層(20)は、第4A、5A、6Aあるいは7A族金属からなるグループから選択された金属を堆積し、前記基板を加熱して、前記金属層下にあるシリコンが前記金属と反応して形成されることを特徴とする請求項1記載の半導体デバイスの製造方法。metal.【請求項4】前記(B)ステップにおいて、前記珪化物層(20)は、前記一対の窓(14,16)の側壁と底部を完全に覆うように形成されることを特徴とする請求項1記載の半導体デバイスの製造方法。(20)の所定部分を除去するため選択的にエッチングされるステップを有することを特徴とする請求項1記載の半導体デバイスの製造方法。(14,16)の底の珪化物層を除去し、珪化物層が前記一対の窓(14,16)の側壁にのみ付着するように行われることを特徴とする請求項5記載の半導体デバイスの製造方法。.【請求項7】反応性イオン・エッチング(RIE)で、前記一対の窓(14,16)の底部の珪化物層を除去することを特徴とする請求項6記載の半導体デバイスの製造方法。16).【請求項8】前記(C)ステップにおいて、イオン注入処理により不純物をドープすることを特徴とする請求項1に記載の半導体デバイスの製造方法。8に記載の半導体デバイスの製造方法。-3のドーパント濃度を有する珪化物領域を作るために約30keVのエネルギーで注入されることを特徴とする請求項9記載の半導体デバイスの製造方法。-3.【請求項11】ほう素をP形珪化物の選択された領域形成のためにドーパントとして用いることを特徴とする請求項8記載の半導体デバイスの製造方法。silicide.【請求項12】前記(H)ステップにおいて、前記基板を700°C以上の温度まで加熱することを特徴とする請求項1に記載の半導体デバイスの製造方法。