[0001]【産業上の利用分野】本発明はバイポーラトランジスタ、特に化合物半導体を用いたヘテロ接合バイポーラトランジスタに関する。[0002]【従来の技術】バイポーラトランジスタは電界効果トランジスタに比べて電流駆動能力が大きいという優れた特徴を有している。GaAsなどの化合物半導体を用いたバイポーラトランジスタの研究開発が盛んに行われている。化合物半導体を用いたバイポーラトランジスタは、エミッタ・ベース接合をヘテロ接合に構成でき、ベースを高濃度にしてもエミッタ注入効率を大きく保てるなど利点は多く、単体素子の高速化検討および各種回路への応用が精力的に進められている。in.【0003】このようなヘテロ接合バイポーラトランジスタ(HBT)を用いた単体素子あるいは応用回路の高性能化をはかる上で、ベース抵抗の低減とベース走行時間の短縮は重要なポイントである。important.【0004】ベース抵抗を低減するためには電極部におけるコンタクト抵抗を低減するのが効果的である。417号,23頁,1993年に記載されている。記載されているバイポーラトランジスタの模式的断面図である。19と、絶縁領域20とにより構成されている。20.【0006】図7において、p−GaAs層12aは有機金属分子線エピタキシー法(以降、MOMBE法と称する)を用いた選択成長により形成され、p型不純物であるC(カーボン)が高濃度にドーピングされている。is.また、真性ベース層4は均一ベース構造となっている。theAsグレーデッド層をベース層に用い、傾斜ベース構造を形成する方法が用いられている。この構造においてはベース層を走行する少数キャリアである電子が擬電界により加速されるため、拡散によりベース層内を走行する均一ベース構造に比較して、ベース走行時間の短縮や電流利得の向上といった効果を得ることができる。[0008]【発明が解決しようとする課題】上述の再成長により外部ベース領域が形成されるHBTにおいて効果的にベース抵抗を低減するためには、真性ベース層5bと外部ベース層12aの間の再成長界面にAl酸化物が形成されるのを防止することが重要である。それゆえ、素子真性部にはGaAsからなる均一ベース構造を採用することが望ましく、AlGaAsグレーデッド層を用いた傾斜ベース構造は好ましくない。従って、従来、再成長を用いてベース抵抗を低減すると同時にベース走行時間を充分に短縮することは困難であった。regrowth.【0009】本発明の目的は、このような問題点を解決し、ベース抵抗が低減されるとともにベース走行時間が短縮され、高周波特性の著しく向上された化合物半導体のHBTを提供することにある。[0010]【課題を解決するための手段】本発明は、エミッタ層の少なくとも一部がAlGaAs、コレクタ層の少なくとも一部がGaAsからなるバイポーラトランジスタにおいて、ベース電極とベース層間の少なくとも一部に再成長により形成されたベースコンタクト層を有するとともに、ベース層の少なくとも一部が、エミッタ・ベース接合部からベース・コレクタ接合部に向けて徐々にIn組成を増したInGaAsグレーデッド層からなることを特徴とする。GaAsからなるバイポーラトランジスタにおいて、外部ベース領域の少なくとも一部に再成長により形成された外部ベース層を有するとともに、真性領域におけるベース層の少なくとも一部が、エミッタ・ベース接合部からベース・コレクタ接合部に向けて徐々にIn組成を増したInGaAsグレーデッド層からなることを特徴とする。substrateaAsグレーデッド層からなるものでもよい。layer−InGaAsグレーデッド層を用いることにより、傾斜ベース構造を形成することができる。p-InGaAsグレーデッド層をベース層に用いた場合、伝導帯側に約40keVの擬電界を有する傾斜ベース構造を形成することが可能である。これにより、少数キャリアである電子のベース走行時間を短縮させることができる。この場合、ベース層にAlを含んでいないことから、外部ベース領域を再成長により形成する際、再成長界面にAl酸化物が形成されるのを防止することができ、電気的接触の良好な再成長界面を形成することができる。interface.【0013】すなわち、InGaAsグレーデッド層を真性部のベース層に用い、再成長によって高濃度に不純物ドープされた半導体層を外部ベース層もしくはベースコンタクト層として形成することにより、ベース抵抗の低減とベース走行時間の短縮を同時に達成することが可能である。time.【0014】なお、エミッタをAlGaAs、コレクタをGaAsとした場合、InGaAsベース層は格子不整合となる。layer組成とベース層厚の関係に配慮することにより、ミスフィット転位等の格子欠陥の発生を抑制することが可能である。dislocation.【0015】また、コレクタをGaAsとした場合には、ベース・コレクタ接合部においてInGaAsベース層との間にエネルギー障壁を生じることになる。このエネルギー障壁が存在するとキャリアの流れが阻害され、素子特性上好ましくない。oppositeaAsグレーデッド層を設けることにより、このエネルギー障壁をなくすことができる。carriers期待できる。timeが可能である。characteristicsることが可能である。[0016]【実施例】以下に、本発明の実施例について図面を用いて説明する。invention.【0017】図1は本発明の第1の実施例を説明するために示した半導体チップの断面図である。19と、絶縁領域20とにより構成されている。MOMBE法を用いた選択成長により形成され、p型不純物であるCが高濃度にドーピングされている。ベース層5をInGaAsグレーデッド層により形成することによって、ベース層5とベースコンタクト層12の間の再成長界面にAl酸化物を含むことなく、傾斜ベース構造を形成している点が重要なポイントである。point.【0019】以下に、上述のバイポーラトランジスタの製造方法について図面を用いて説明する。transistor.【0020】図2〜図5は工程順に示した半導体チップの断面図である。As層11を順次、分子線エピタキシー法(以降、MBE法と称する)により形成する。この際、n型不純物としてSi、p型不純物としてBeを用いた。As層7の途中までを反応性イオンビームエッチングによりエッチングしてエミッタメサを形成する。Asグレーデッド層5を順次、ウエットエッチングにより除去する。2膜を18を堆積する。2膜18からなる側壁を形成する。Asグレーデッド層5表面を露出させるとともに、エミッタメサ端にAlGaAsからなるヘテロガードリングを形成する。Asグレーデッド層5の上にp−GaAs層12を選択成長してベースコンタクト層を形成する。/Pt/Auからなるベース電極14をリフトオフにより形成する。AuGeNi/Auからなるコレクタ電極15をリフトオフにより形成する。WSi層13を露出する。region/Pt/Auからなる所定のパターンのエミッタ取り出し電極を形成することにより素子主要部の工程を完了し、図1に示すような化合物半導体のバイポーラトランジスタができる。FIG.【0026】以上により作製された本発明の第1の実施例のバイポーラトランジスタについて、その素子特性を評価したところ、電流利得は90以上であった。とも著しい向上が見られた。エミッタ・ベース接合のみならず、ベース・コレクタ接合がヘテロ接合となっているために、従来素子よりもベース押し出し効果が抑制され、より高電流密度で動作させることが可能となり、一層の特性向上を果たすことができた。improve.【0027】図6は本発明の第2の実施例を説明するために示した半導体チップの断面図である。→0)グレーデッド層5aと横方向から電気的に接続されている。それ以外に関しては上述の第1の実施例と同様の構造を有している。is,大部分が第1の実施例に準じて行っている。Asグレーデッド層4上にp−GaAs外部ベース層12aを形成している点が異なっている。ともに著しい向上が見られた。MOCVD法をはじめとする他の選択成長法やMBE法等の選択性のない結晶成長法を用いて再成長が行われた場合についても適用可能であり、同様の効果が得られる。obtained.【0030】また、上述の第1および第2の実施例においては、素子真性部を構成するベース層のp型不純物がBeである場合について述べたが、本発明はこれに限定されず、C,Zn等、他のp型不純物を用いた場合についても適用可能であり、同様の効果を有することはいうまでもない。GaAs,本発明はこれに限定されず、InGaAs等、他の半導体材料により構成される場合についてもその不純物濃度が充分高ければ同様の効果が得られる。[0032]【発明の効果】以上説明したように本発明によれば、再成長により高濃度に不純物ドープされたベースコンタクト層もしくは外部ベース層が形成された化合物半導体のバイポーラトランジスタにおいて、ベース層とベースコンタクト層間もしくは真性ベース層と外部ベース層間にAl酸化物を含むことなく電気的接触の良好な再成長界面を保持し、同時に、ベース層を走行する少数キャリアに対して擬電界を有する傾斜ベース構造を形成することが可能である。これにより、ベース抵抗の低減とベース走行時間の短縮を同時に達成することができ、素子の高周波特性を著しく向上させることができる。inventionの実施例を説明するために使用する半導体チップの断面図である。FIGの実施例について、その製造方法を説明するために使用する或る工程での半導体チップの断面図である。FIGの実施例について、その製造方法を説明するために使用する或る工程での半導体チップの断面図である。FIGの実施例について、その製造方法を説明するために使用する或る工程での半導体チップの断面図である。FIGの実施例について、その製造方法を説明するために使用する或る工程での半導体チップの断面図である。inventionの実施例を説明するために使用する半導体チップの断面図である。embodiments.【図7】従来のバイポーラトランジスタを説明するために使用する半導体チップの断面図である。ベース電極とベース層間の少なくとも一部に再成長により形成されたベースコンタクト層を有するとともに、ベース層の少なくとも一部が、エミッタ・ベース接合部からベース・コレクタ接合部に向けて徐々にIn組成を増したInGaAsグレーデッド層からなることを特徴とするバイポーラトランジスタ。外部ベース領域の少なくとも一部に再成長により形成された外部ベース層を有するとともに、真性領域におけるベース層の少なくとも一部が、エミッタ・ベース接合部からベース・コレクタ接合部に向けて徐々にIn組成を増したInGaAsグレーデッド層からなることを特徴とするバイポーラトランジスタ。or2記載のバイポーラトランジスタ。