Cer-DIP(サー・ディップ、C-DIP)ボンディングされたICチップとリードフレームを2枚のセラミック板で挟み、低融点ガラス(ハーメチック)で封止するもの。セラミックDIP同様の長所を持ち、軍用・産業用に広く用いられている。Plastic-DIP(プラスチック・ディップ、P-DIP)ボンディングを済ませたICチップとリードフレームを金型に入れて樹脂を充填したもの。一般的なDIPパッケージである。産業用・民生用など幅広い用途に使われ、プラスチック材料の高性能化により過酷な状況での耐久性が向上してきたことからセラミック製のパッケージを置き換え始めている。[2]Ceramic-DIPとCer-DIPは共にセラミック製であり、熱抵抗がプラスチックより低いので放熱性が求められる製品で使用されることが多かったが、21世紀現在ではこれらは比較的少なくなっている。13][2]プラスチックのものはP-DIP(ピーディップ)とも表記されることがあり、汎用ロジックICなど多様なICに使われている。16]足を出す位置と間隔は、米テキサスインスツルメンツ社が米軍に製品を納入する際に定められたMIL規格に沿っていた。MIL規格が多くの点でデジタルICでの共通の規格となり、後にISO/IEC規格となった。Package)編集9ピンのSIPパッケージの例。パッケージの片側一列に足を出したもの。幅は狭くなるが、長さと高さが増える。数をあまり増やせないため、小規模なICのパッケージに使われることが多い。ICだけでなく集合抵抗にもこのパッケージがよく使われる。DIP形状と比べ放熱器を取り付けるのに都合が良いため、パワーアンプICやモータードライバICなど、ある程度発熱する部品に使われることも多い。Package)編集SIPの足を左右交互に曲げてピン間隔を広げたもの。SIPに比べて横幅が小さくなり、ピン数を増やすことが出来る。構造上、リード間隔が100ミルにならないことが多い。SIPと同様、発熱の多い部品に使われることが多い。PGA)も通常はPPGAに含める。ソケットにより容易に交換できることから、パーソナルコンピュータのCPUのパッケージとして多く採用されている。まで、プリント基板の多様性に伴い様々なパッケージ形態がある。現代の電子回路基板の多くは表面実装型ICを搭載している。以下に表面実装形パッケージを示す。対向する2辺から端子をガルウイング状に伸ばしたもので、小型のプラスチック・モールドのパッケージ。QFPの2辺にのみ端子を持つ形状ともいえる。DSO、SOと呼ぶこともある。放熱用に底面に金属パッドを露出させたものもある。J-leaded)編集リードをSOPとは逆に内側にJ型に曲げたもの。ワイヤー・ボンディングはリード・フレームの隙間からダイに行い、リード・フレームへ接続する[2]。SOJはSOPと異なりソケットによる実装が可能で、後で交換する可能性のある部品に使われることも多い。Package)編集セラミック製の薄型パッケージで、構造的にはCeramic-DIPやCer-DIPを薄くしただけのものである。表面実装があまり普及していない時代に開発されたためピンが長く、曲げれば挿入型としても使用できる。軍用や高周波用デバイス向けとして開発されたが、薄く小さなセラミック板で素子を挟むという難しい製造方法のためCer-DIP以上にコスト高となった上、軍用用途では近年まであまり小型化の必要がなかったため、一部の高周波用デバイスや、スペースに厳しい制約があり、かつ過酷な環境で使われる用途のデバイスに使われたにとどまる。プラスチックの性能が著しく向上した現在では、プラスチック製のパッケージにほぼ完全に代替されている。Transistor)編集その名の通りトランジスタのために開発された超小型パッケージで、TOパッケージと同様に様々な形状があるが、トランジスタ用のパッケージであるためピン数が3ピンのものからあることが大きな特徴である。トランジスタだけでなくIC用にも広く使われている。同じ形状でもメーカーによって呼称にかなりばらつきがある。SOTとして規定されている形状は、一部TOパッケージの表面実装用のものと重複している。矩形本体の各辺から4方向に金属製の接続端子を延ばしたもの。このため、4つの角にバンプの付いたものがある。QFPの四方の端子をJ型に曲げたPlastic製のものである。Package)とも呼ばれる。LCCと名称が似ているが全く別のものである。Carrier)と呼ばれることがある。QFPより実装面積が小さくでき、ソケットによる実装も比較的多い。array)編集パッケージ底面の格子状に並んだ端子へディスペンサで溶けた半田を塗布し、半田の表面張力で半球状に形成された電極(バンプともいう)を持つ。表面実装で、リフロー炉ではんだ付けをする時に使われる。手作業による半田付けは不可能である。QFPと比較して多数の電極を設けることが出来る上、周囲にリードが張り出さないので実装面積を縮小できる。外部からはんだ付けの状態を検査するのが困難となる。一度はんだ付けしてしまうと部分的な修正や交換は専用の設備を持つ工場でもかなり困難である。取り外す時に基板を再加熱する必要があるため、多層構造の基板や後工程ですでに実装されている部品の耐熱規格によっては修理できない場合もある。外されたBGAに再びバンプを付けるのも、専用工具が必要な上に難易度が高い。パッケージの熱膨張率と基板の熱膨張率が異なることから、通電中に発熱する素子の場合、電源投入と電源断を反復することによって熱膨張と収縮が繰り返され基板またはパッケージが歪み、はんだ付けされた接点にクラック(ひび割れ)を生じて断線状態となる故障が発生する可能性が高い。ソケットによる実装は通常しないが、開発用途としてのソケットは存在するほか、ノートパソコンのCPUでの使用もまれにある。呼ばれる、TAB技術によるフレキシブル基板をサブストレートに使用したBGAも存在する[3]。微小ゴム球体の表面に導電金属膜が形成された非溶融実装方式である。接続したい電極パットにふれるだけで実装並みの低抵抗値で通電がえられる、ゴム球体が低い荷重で押されると球面がフラットに変形し広い面積で電極パットと接触し低い抵抗値が得られる。ゴムが持つ弾力により反発圧力が発生し接触圧力が得られる仕組みである。溶融を必要としないため完全常温状態で実装が可能で、またソケットのように取り外すことも可能で実装サイズのコネクター接続を可能にしている。厚さポリイミド外層を形成しゴムの熱膨張を抑制しその上に導電金属層を形成することで破損しない構造となっている。熱に弱いセンサーの実装、良好な高周波特性からAuスタットバンプの代替、取外し可能な構造、マイクロコネクターの小型高性能化への応用が期待されている。array)編集LGABGAのはんだボールの代わりに平面電極パッドを格子状に並べたもの。BGAと同様にリフローはんだ付けで使われる。BGAと異なりソケットによる実装が可能で、剣山型の電極に押し付けるようにして装着する専用ソケットを用いる場合もある。TR4、IBMのPOWERプロセッサ、NECのSX-8といった交換が想定されている多くのマイクロプロセッサに採用されている。挿抜圧が生じないので多ピン接続に向き、面接触であるので異物が介在しない限り高い電力密度が保たれ、構造が単純なので物理的強度が高いなどが最先端CPUに採用されている理由であるが、接触抵抗を低く抑えて微小な異物程度の影響を避けるために、厚い金メッキ層が必要になりコスト高となる。Carrierパッケージの例セラミック表面に電極パッドを設け、リード線を出さないパッケージ。インテルの80286などで使われた。package)編集テープ・キャリア・パッケージは、ダイをキャリアテープと呼ばれるテープ状の樹脂フィルムに取り付けたものである。チップはキャリアテープ中央のデバイス・ホールに位置して、周囲からは接続線である細いインナーリードによって保持される。インナーリードは周囲に広がるに従って太くなり接続性の良い太いアウトリードとなってキャリアテープに張り付き固定されている。インナーリードとアウトリードはQFP同様に四方に出るのが一般的である。キャリアテープは写真フィルムのようにスプロケット・ホールが開いていて扱い易くなっている。Bonding)と呼ぶ[3]。比較的小規模なICに用いられる超小型・薄型のパッケージ。セミコンダクターにより近年開発されたもので、LLPという名称は同社の登録商標である。プラスチック製の板状のパッケージの側面から底面にかけて電極パッドを露出させたもので、SOJやQFJの小型版ともLGAの小型版とも言える。厚みは0.8mm以下で、4辺に端子のあるものと2辺に端子のあるものがあり、底面に放熱パッドを備える。端子がパッケージの外に少しはみ出すタイプのものと、端子がパッケージの下に完全に隠れるタイプの2種がある。集合抵抗など受動部品のパッケージにも使用され始めている。No-leaded)編集LLPと良く似た構造の薄型・板状パッケージで、LLPと同様の特徴を持つCSP用パッケージ。パッケージの2辺または4辺にパッドを備え、底面に放熱パッドを持つ。1辺にのみパッドのあるものもある。4辺に端子のあるものはQFNとも呼ばれるが、これはLLCCの別名でもあり混同を避けるために全てDFNと呼ぶことも多い。LLPが基本的にナショナルセミコンダクター社の製品のみで使われるのと異なり、DFNは多くの半導体メーカーで広く使われている。厚みは0.75mmが標準だが、より薄型化されたものもある。DFNとLLPのランドパターンは互換性がある場合も多く、一部のものはJEDECの規格で同じとされているが、DFNのピン数の多いものや小型サイズのものはJEDECの規格外のものが多く、互換性がない場合が多い。DFNは多くのメーカーで使われているため、LLPと比べてサイズ・端子のバリエーションが非常に多い。board)は、ベア・チップをワイヤ・ボンディングもしくはフリップチップボンディングによってプリント基板上に直接実装する方法である。アンダーフィリングは行われる場合と、そうでない場合がある。主としてセンサー類の一次実装において用いられる。flex)は、COBの実装対象を硬質のリジット基板から、薄く柔軟なフレキシブル基板に換え、ベア・チップをフレキシブル基板にフリップチップボンディングにて実装したものである。液晶ドライバの接続に用いられる。Glass)は、COFの実装対象をフィルム基板からガラス基板に換え、フリップチップボンディングによって直接実装したものである。ワイヤボンディングも用いられた。携帯電話などの小型の液晶表示用ガラス基板にドライバICを実装するのに使用される。Package)とも呼ばれる[4]。詳細は「FOWLP」を参照チップの端子から配線を引き出す再配線層を半導体工程で作り、外部端子につなげる。out)ができるのでチップ面積と比べて端子数が多い用途でも採用できる[4]。関連用語編集リードフォーミングリードフォーミングとは、実装する基板に適した形状にリードを曲げる加工のこと。個別部品のリード挿入型部品に対して行う。リードフォーミングが必要な場合、部品のメーカー側で需要者の要求に合わせて加工して納入することも多いが、需要者の側でフォーミングマシンを用意して加工することもある。部品パッケージの製造工程で端子を曲げる作業を指して使うこともある。インターポーザを使用したCSPリードフレームを使用したCSPLLPは上の構造、DFNは下の構造である。ダイをパッケージに実装する方法の1つで、ワイヤーボンディングとリードフレームを用いず、ダイの底面にあらかじめ形成しておいた接点をインターポーザーに直接はんだ付けするもの。Connection)方式[5]と、ワイヤー・ボンディング用の金線でボンディング・ボールのみをダイの接続パッドに残置しておく金バンプ方式がある。C4方式では半田ボールとの間にアルミ再配線層やチタンやプラチナによるバリアメタル層が必要となり高コストであるため、金バンプ方式が一般的である。内蔵する半導体チップと同じか少し大きめ程度の超小型パッケージの総称である。実装しワイヤ・ボンディングかフリップチップによって接続する。端子はインターポーザ型ではBGAかLGAが多く、リードフレーム型ではLLP、DFNが使われる。端子間隔が0.8mm以下のBGA形状かLGA形状のものはJEITAのパッケージ名称のFPGAかFLGAに分類される。行い、その後切り出す方式で作られるCSP。ベア・チップの供給方法の1つであり、チップがテープに連続して貼り付けられ、リールに巻き取られた形態で需要者へ供給される。テープアンドリールのベア・チップ版である。パッケージ化されていないダイの状態で検査され良品と判定された中間製品である。通常はパッケージ後に行なわれるバーンインといった出荷検査に合格した良品である事が保証されているダイであり、主にMCM用やSiP用に必要とされる。複数のベアチップを1つのパッケージ内に封入し、内部で配線を接続したものの総称である。内部で重ねられている場合と並べられている場合がある。重ねる場合には放熱に留意され、パッケージの薄型化が求められるものではダイを通常より多くバックグラインドしてメーカーによっては重ねられたもののみを指す場合がある。パッケージとしては通常のBGAやQFPなどの形をとるため、外観からはMCPであるかどうかの見分けが困難なものが多い。複数のベアチップを1つのパッケージ内に封入し、内部で配線を接続したもの。MCPの一種であるが、主にベアチップを2次元的に配置しボンディングワイヤーでチップ同士を配線したものを指す。パッケージサイズ/コストの面で3次元構造の方が優位とされる。車載回路やRF回路などの信頼性や耐熱性が求められる分野では、セラミックス基板上にベアチップや受動素子を配置したものもある。アナログ回路が主である従来のハイブリッドICと呼ばれていたものに、ベースバンド処理やMCU等の比較的規模の大きいディジタル回路チップをセラミック基板上に混載したものである。構造としてMCPとほぼ同義のものである。コンピュータシステムを例にとれば、従来はCPUやRAM/ROMなどをプリント基板上で個別に実装していたのに対し、1つのパッケージ内に複数のベアチップを内蔵しバンプなどにより結線を行うものであり、システム全体を1つのパッケージに収めたものという意味である。MCMと異なり3次元的にベアチップを重ねた構造を指すことが多い。積層配置は、ダイを貫通するビアを造らなくてはならない、ダイ裏面を薄く研磨加工しなければならない、高発熱のチップを混載する事ができないなど、技術的やコスト的な制約が多い。その為、MCMとSiPのそれぞれの特性を活かした、サブストレート基板にベアチップを水平配置する妥協案とも言える実装も多い。複数のサブパッケージを積層して基板上に実装すること。普通はインターポーザーを使用したサブパッケージ間をはんだボールによって接続される。実装面積を減らすとともに配線長を短縮でき、KGDも検査できる。PoPが同方向に積層するのに対して、下層のサブパッケージを上下反対に取り付けたもの。マイクロコントローラーとSRAMを1つのICにする場合、SRAMを上下反対(ハンダ面が上を向く)にしてその上にインターポーザーを介してマイクロコントローラーを乗せる。パッケージの中に両面基板が入っているような形態になる。PoPよりパッケージのピンを減らせるメリットがあるが、下層のサブパッケージに基板から直接電源を供給できない。上面にベア・チップを搭載し下面に端子を備えるプリント基板。従来のリードフレームとモールドの役割を兼ねる。DIPパッケージなどのインターポーザを使用しないパッケージでリード端子とダイの保持を行なう金属板または金属線の集まりのこと。ダイの保持部分はグランド端子が担当する[7]。パッケージに窓が付いているもの。JEITAでは「D」で、JEDECでは「C」で表される。JEITAとJEDECの分類の1つで、DIP、ZIP、PGA、SOPのパッケージで端子間隔が基本のものより狭いものをさす。SDIPは1.775mm、SZIPは1.775mmまたは1.25mm、SPGAは1.27mm、SSOPは1.00、0.80、0.65、0.50、0.40mmをそれぞれ示す。ファインピッチ・パッケージファインピッチ・パッケージとはJEDECとJEITAのパッケージ分類の1つで、BGAとLGAで端子間隔が0.8mm以下のもの、又はQFPで端子間隔が0.5mm以下のものを指す。記号「F」で表し、該当品はそれぞれFBGA、FLGA、FQFPと分類される。JEITAとJEDECの分類の1つで、端子間隔が0.25mm以下のパッケージのこと。JEITAとJEDECの分類の1つで、パッケージの基板上での取り付け高さが0.80mm以上1.00mm以下のパッケージのこと。JEITAとJEDECの分類の1つで、パッケージの基板上での取り付け高さが0.65mm以上0.80mm以下のパッケージのこと。JEITAとJEDECの分類の1つで、パッケージの基板上での取り付け高さが0.50mm以上0.65mm以下のパッケージのこと。JEITAとJEDECの分類の1つで、パッケージの基板上での取り付け高さが0.50mm以下のパッケージのこと。クト・パッケージCSPのようなダイに近いサイズで複数のダイを積層することで実装面積とパッケージ容積を極限まで減らそうとしたもの。フリップ・チップやCSPで使用されている技術を応用することで、幾層ものダイ同士を積層して上下間はTSVやワイヤ・ボンディングで結線する。ダイサイズよりかなり大きくなるが、TBGAを積層することでも実現できる。ハンダ・ボールBGAやフリップ・チップでの接続に微小な半球状のはんだが使われる。欧州でのRoHSによる鉛規制後は、無鉛ハンダの使用が求められるようになっている。バンパーバンパーを持つQFPパッケージの例QFPパッケージなどの端子の曲がりやすいパッケージの四隅に付けられた端子保護のためのツノ状の部分。普通は本体と同じくモールド樹脂で作られる。フライング・リードTAB技術などでチッブと接続するのにインナーリードが弧を描いている部分。多層プリント基板の製造過程で基板内部に電子部品を埋め込む部品内蔵プリント基板[3]の使用が広がっている。埋め込まれる電子部品はプリント基板の配線層の間の樹脂内に埋められ、はんだ付けやめっきで部品の端子と配線パターンが接続される。Package)の基板として使われることが多い。高機能なデジタル半導体の多くが良好な放熱を必要としており、それらのパッケージは多数の接続端子を備えたりヒートスプレッダを内蔵したりして、放熱特性の向上が図られている。電力制御用の半導体素子や高輝度照明用LED素子などでは、放熱板への取り付けを前提としたねじ穴や切り欠きが備わっている。はんだに含まれる鉛が環境問題となるため鉛フリーはんだが求められ、その他の電子部品特有の有害物質も排除や削減が求められている。特殊な課題としては、微細化したデジタル半導体の中にはパッケージ中の放射性物質から放射される中性子によってソフトエラーを起こすため、この削減のためにパッケージ材料の純度を上げることで放射性物質の排除が求められる。表面実装用アルミ電解コンデンサは、挿入用のアルミ電解コンデンサのリードを短く切って断面が平たくなるように潰し、台座に通してリードを内側に曲げたものが一般的である。トランジスタなどで鉄製の端子が使われることもあった。このため、放熱器を取り付けるときは絶縁する必要があり、各パッケージ用の絶縁シートが市販されている。金属缶パッケージと同様に絶縁の必要があるが、放熱性を犠牲にして金属板をプラスチックで覆って絶縁してあるものもあり、これはフルモールド型という。タンタル電解コンデンサやマイカコンデンサ等のパッケージにも「ディップ」と呼ばれるものがあるが、これは樹脂に「漬けた(dip)」パッケージという意味で、ICのDIPパッケージとは全く関係ない。半導体のDIPと同じような形状の「DIPスイッチ」(ディップスイッチ)というものがあるが、こちらは半導体パッケージのDIPに由来する。過去には"DIL"とも呼ばれたことがあり、その外形から今でも俗称として「ムカデ」や「ゲジゲジ」と呼ばれる。一般にTTLと呼ばれるDIP形状の半導体製品の端子間隔は、米国の軍用規格に由来する"mil"(ミル)と呼ばれる1000分の1インチの長さを基準に定められた経緯があり、一般的なDIPでの最小端子間隔は100mil=2.54mm、2列の間隔は300mil=7.62mmであった。21世紀の今日ではデジタル半導体の接続端子数が増え、基板上での占有面積を小さくするためにピン間隔は狭くなる傾向がある。間隔が2.54mmというデジタル半導体のパッケージは試作用途を除いて徐々に市場から姿を消しつつある。パッドを上面や底面に出したトップブレイズドDIP、ボトムブレイズドDIPも存在するが、現在では非常にまれな存在である。C-DIPと表現されている場合、ほとんどがセラミック・ディップではなくサー・ディップである。パッケージ素材としてのセラミックはプラスチックに比べて、今でも放熱性が求められる製品で使用されることが多い。DIP形状でセラミックの使用割合が減っているのは、8~20ピン前後のICの多くがあまり発熱しない傾向があるためと考えられる。P-DIPが登場してもしばらくは、Cer-DIPがEEPROMの消去用紫外線を透過させる石英ガラス窓を上面に設けたものでは、一般的なパッケージだった。素材がプラスチックでは出荷後の使用環境が高湿度であれば内部にゆっくりと水分が浸透するため、出荷後1年から数年ほどで内部の金属が腐食して機能しなくなることがある。このため高コストをいとわず高信頼性を求める製品ではセラミック素材が選ばれる。DIPに限らずセラミックのパッケージではダイを強固にセラミック上に固着させると温度変化によって膨張・縮小した時に互いの膨張係数が大きく異なるためにダイが断裂する場合がある。これはCSPでも強固なサブストレートに固着させると同様であり、対策としてこれらの間には銅や高分子化合物などの緩衝材を入れて温度変化による変形を受け止めるようになっている。100MIL」を長さの基本単位としていたため、21世紀に入って広がっている微小な表面実装用部品でのミリ単位の基準を除けば、デジタルICでの尺度の多くに今でもこの2.54mmの基準が残っている。DIPと同様、発熱の大きい用途には放熱性が優れるCPGAが使用されていたが、後にPPGAやFC-PGAにヒートスプレッダと呼ばれる金属製の導熱板が付くようになり、放熱性におけるCPGAの優位性は薄れた。挿入型では不可能だった部品の両面実装が可能であり、それだけでも実装密度が向上する。部品とそれを載せる基板上のはんだランドが小さいため、基板上の占有面積(フットプリント)が小さくできる。一般に基板のコストは配線層数と面積に比例するため、表面実装は基板コストを削減し、さらに筐体コストのような他のコスト削減にも寄与する。部品や接続端子の小型化や配線長の短縮は高周波回路における動作特性の向上に寄与する。実装の過密化や配線幅の細線化が進むと、発熱の問題から特に高消費電力の部品の実装が難しくなり、適切な設計をしなければ部品の寿命を縮め製品不良の原因となる。回路故障時の修理や部品交換が難しくなる。DRAMでLOCが一般的になったのは、16MBの世代からである。トレイの移し替え時には、専用のエアーピンセットを使用してパッケージ本体上面だけで吸い上げるが、それでも曲げてしまうことがある。LQFPは1.4mm程度、TQFPは1.0mm程度の厚みとなり、HQFPでは元のQFPと同等かより厚い3mm強となる。ものなどいくつか存在する。近年は、DFNパッケージの4辺に端子を持つタイプのものが新たにQFNと呼ばれるようになっている。TCPは基本的にフリップチップで、シリコンとヒートシンクを直接密着させた最初のパッケージ形態である。例外的にLLPと同じ構造の場合もある。layer)は、それまでのC4のバンプ接続層を省略して、ダイをサブストレート基板に直接装着するパッケージである。これで接続端子の高密度化、20GHz以上の導通が可能な低インダクタンス、1mm厚のサブストレートを実現した。MCP/MCMの1種に、以前からハイブリッドICと呼ばれるものがある。ハイブリッドICではICチップや多数の個別部品を基板上に実装してカバーで覆ったものであり、古典的なSiPともいえる電子部品である。フレキシブル基板をサブストレートとして使用して、2個や3個、又はそれ以上のダイを実装して折り畳むことでCSPに近いサイズのMCMとするものもある。この方式では折り畳む前に信号接続が可能なのでKGDの検査が行え、パッケージ完成前に不良品の交換が可能になる。インターポーザーは非常に薄いプリント基板を極めて多数重ね合わせてある、周辺LSIとの接続性を確保する配線でもある。米intelのLGA2011用インターポーザーは重ね合わせてあるプリント基板を剥して1枚1枚並べるとテニスコート1面分にも及ぶ広大かつ複雑な回路になっている。3.0のもとで利用可能です。プライバシーデスクトップ。