16:13余裕の1万ドル超え。SSD、稼働32,768時間超えでデータ喪失。West」にて、パッケージング技術に関する3つの新技術を発表した。Bridge)」およびロジック同士を3次元積層する「Foveros」テクノロジーを組み合わせたものとなる。EMIBとFoverosは高密度の相互接続を利用して、低消費電力で高帯域幅のチップ間接続を実現する技術。Intelでは、I/Oの密度は競合他社のアプローチと同等またはそれ以上としている。今回発表されたCo-EMIBでは、より高いコンピューティング性能と機能を連携させることができるとしており、具体的には単一チップで2つ以上のFoverosスタックを複数実装し、相互に接続することが可能となる。アナログやメモリ、そのほかの“タイル”を高帯域幅かつ超低電力で接続できる。Interconnect(ODI)」は、パッケージ内のチップレット間の通信にさらなる柔軟性を提供するというもので、同技術によって、トップチップはEMIBと同様にほかのチップレットと水平方向の通信が可能で、さらにFoverosと同様にベースダイ内のシリコン貫通ビア(TSV)を介して垂直方向の通信も可能となる。ODIでは、従来のTSVよりも大きなTSVを利用することでパッケージ基板から直接トップダイに電力を供給でき、かつビアが大きいため抵抗が低く、より広い帯域幅とレイテンシを実現しつつ、堅牢な電力供給を提供できるという。ベースダイに必要なTSVの数を減らせるため、トランジスタの面積をさらに確保でき、ダイサイズを最適化できるとしている。PHYレベルの相互接続をもとにした新たなダイ間インターフェイス。チップレットのIPブロックのライブラリを使用して、モジュール方式のシステム設計アプローチを可能とする。これによってより優れた電力効率と、AIBの2倍以上のピン速度と帯域幅密度を提供できる。改善しつつ、システムアーキテクチャの全面的な再考が可能になるとしている。