:河井淳、以下、CME)は、このたび、株式会社PALTEK様主催の特別企画セミナー・トレーニングにおいて、FPGA開発者向けに、設計品質向上のための各種セミナーを開催いたします。本セミナーは、FPGA開発で直面する様々な課題解決の方法を学習いただける内容となっております。この機会に、CMEのFPGA開発者向けセミナーを受講いただき、FPGA設計品質向上にお役立てください。部署ごと、設計者ごとに書き方がバラバラのケースが多い仕様書。曖昧な仕様書が、のちのち不具合が発生することもあります。13:30~17:00開催場所PALTEK様本社セミナールーム(新横浜)受講料\10,500(税込)概要LSIの高機能化にともない、多くの設計で複数のクロックドメインが存在するようになりました。IPなどを活用した場合、知らず知らずのうちに非同期設計となっていることもあります。非同期の問題はRTLシミュレーションでは発見が困難なため、設計段階でのケアが必要となります。当セミナーではこの非同期(CDC)回路の問題点をあらためて認識するとともに、当問題を回避するための対処方法を学習頂けます。概要FPGAの進化(高集積度)にともない、設計以上に検証に多くの時間を費やすケースが増えてきています。当セミナーでは、現状のシミュレーションおよび実機による検証手法に限界を感じている設計者様に最先端の検証手法であるランダム検証の基礎知識と検証メソドロジ(UVM)をご紹介いたします。苦労して、全体の設計スケジュールを大幅に変更せざるを得なかった・実機検証に膨大な時間が掛かっている・多大な検証時間を費やしたにも関わらず、市場出荷後に不具合が発生したなどのご経験はございませんか?歴史的に実機評価が重視されるケースが多かったFPGA検証ですが、FPGAの進化、高機能化にともなって、従来の手法に限界が出てきております。FPGAの設計品質の向上がFPGA開発を成功に導く鍵に!なお、本年5月に東京ビッグサイトで開催される「ESEC2013」において、CMEの設計技術力、および検証技術力を活かしたFPGA開発者向けトータルソリューションの展示を予定しております。ご来場いただきまして、当社ブースをご高覧下さいます様、ご案内申し上げます。CMEでは、今後も、FPGA開発における設計品質向上にお役立ていただける様々な製品、サービス、およびソリューションをご提供していく予定です。セミナー詳細、および受講申し込み株式会社PALTEK様のホームページよりご確認、お申込みください。http://cmengineering.co.jp/products/saqut.htmlCMエンジニアリングについてCMエンジニアリングは、検証メソドロジを活用した第三者検証サービス、検証技術向上のためのコンサルティング、教育サービスなど、半導体の検証に対するあらゆるニーズにお応えする各種ソリューションを提供しています。ベースバンド技術、RF技術をベースとしたワイヤレス、および、通信ネットワーク製品やIPコアの開発、アナログ設計技術を保有しており、デジアナ混在のLSI開発にも対応した幅広いソリューションを提供しています。