Syy siihen, että PAE-tilassa osoitteen antamiseen käytetään vain 52 bittiä, on se, että aivan ensimmäinen 8086-prosessori käytti segmentointia fyysisen muistin osoitteistamiseen, jolloin segmenttirekisteri, kuten CS, on 16-bittinen, mutta siinä viitataan 20-bittisiin segmentteihin, kun 4 bittiä on siirretty vasemmalle. Jos tätä kaavaa noudatetaan, jos käytössä olisi 32-bittinen reaalitila, 20 bittiä (segmenttien viittomiseen käytettävät) + 32 bittiä (perusosoite) = 52 bittiä (loogisia osoitteita varten). Tämä ei kuitenkaan ole totuus, vaan vain ohje, jonka avulla voidaan hahmottaa syy. Intel64- ja IA-32-arkkitehtuurien ohjelmistokehittäjän käsikirjassa sanotaan, että M on lyhenne sanoista MAXPHYADDR, joka on korkeintaan 52. M:ää käytetään sanoissa PDE, PTE ja PPDE ilman tarkempaa selitystä. Mutta en usko, että AMD64-arkkitehtuurissa tuo olisi fyysisen osoitteiston ääriraja. Jos AMD64-prosessorissa päästään kokonaan eroon legacy-tilasta, fyysisen muistin osoitteistamiseen olisi potentiaalisesti 63 bittiä eikä 52 bittiä, kuten Itanium-arkkitehtuurissa. Tämä saattaa olla väärin, mutta lopetetaanpa tämä aihe.