TT-RAM
# TT-RAM

La TT-RAM acronimo di “Twin Transistor RAM” o “Twin Transistor Random Access Memory” (in italiano memoria ad accesso casuale a doppio transistor) è un nuovo tipo di memoria informatica in fase di sviluppo presso la Renesas.

Le TT-RAM sono concettualmente simili alle DRAM, ma, a differenza di queste ultime che sono caratterizzate dall'impiego di un condensatore e un transistor per ogni cella di memoria, le TT-RAM si distinguono per l'impiego di due transistor, con il vantaggio di eliminare il condensatore e le problematiche che questo comporta, come il refresh periodico necessario per evitare la perdita delle informazioni.

L'eliminazione del condensatore è resa possibile sfruttando il cosiddetto Floating body effect, prodotto dall'impiego della nuova tecnologia SOI (Silicon-on-Insulator), per la memorizzazione delle informazioni.

Inizialmente il Floating Body Effect era considerato un problema e un effetto parassita prodotto dall'impiego della tecnologia SOI, ma oggi, attraverso diversi studi condotti al riguardo, è stato trovato il modo di sfruttarlo come un vantaggio.

Grazie a questo effetto si viene a generare un accumulo di cariche fra il corpo del transistor e lo strato sottostante (separati da un terzo strato di ossido isolante) il cui valore è facilmente misurabile. Tale schema permettere dunque l'eliminazione del condensatore, poiché esso svolge le medesime funzioni: ovvero la memorizzazione delle informazioni binarie (sotto forma di livelli logici 0 e 1).

All'interno delle celle di memoria TT-RAM, i due transistor connessi fra di loro sono collocati su uno strato SOI. Uno dei due transistor ha la funzione di regolare gli accessi (lettura/scrittura) alla cella in base al suo stato di conduzione, mentre il secondo, grazie all'effetto sopra citato, svolge la funzione di memorizzazione, al posto del condensatore delle celle convenzionali di una DRAM.

Il fatto che le operazioni delle celle di memoria TT-RAM non richiedono tensioni step-up o tensioni negative a differenza di quanto avviene per le DRAM, rende le celle di queste nuove memorie ideali per utilizzi futuri, con tensioni operative più basse.

Con le TT-RAM un segnale di lettura dalla cella di memoria viene visto come una differenza nella corrente di lavoro del transistor.

È compito di un particolare Specchio di corrente individuare tale differenza a velocità elevate e identificare i livelli logici 1 e 0, usando una cella di memoria di riferimento. Questo metodo di lettura diminuisce notevolmente i consumi energetici richiesti per la lettura di una locazione di Memoria DRAM, in cui per accedere a una determinata cella bisogna leggere tutte le celle di una riga avendo cura di rigenerare le informazioni contenute nei condensatori, mediante un'operazione di refresh per evitare la perdita dei dati.

Questa nuova tecnologia non produce cambiamenti sostanziali dal punto di vista della densità di memorizzazione giacché i componenti utilizzati per ciascuna cella di memoria sono 2 transistor, al posto della coppia transistor-condensatore delle celle delle DRAM. Tuttavia poiché i transistor creati utilizzando il processo SOI sono più piccoli di un condensatore, le TT-RAM offrono una densità di memorizzazione maggiore delle DRAM convenzionali.

Una tecnologia simile è la Z-RAM, che usa un singolo transistor per cella e che quindi consente una maggior deensità di memorizzazione di quella offerta dalle TT-RAM.

Come le TT-RAM, anche le Z-RAM sfruttano il Floating Body Effect della tecnologia SOI, e presumibilmente hanno processi di realizzazione abbastanza simili. La Z-RAM si preannuncia essere veloce tanto quanto la SRAM usata attualmente nelle cache, il che la rende particolarmente interessante per la progettazione delle future CPU.

