{"partition": "head_middle", "source_domain": "www.mentor.com", "digest": "sha1:S47ZJYQLNU7WMVIXW6FOUFCKAVCA6Z3T", "path": "/lustre/fsn1/projects/rech/qgz/uzq54wg/processed_redpajama/base_processing/output/fr/2014-15/000_00011.parquet"}
HomeFrancePresseMentor Graphics propose une nouvelle génération d'outils de vérification fonctionnelle
Mentor Graphics propose une nouvelle génération d'outils de vérification fonctionnelle
Des outils, une méthodologie et des partenariats axés sur la productivité et l'efficacité de la vérification Pour de plus amples informations, merci de prendre contact avec : Estelle Fernandez Mentor Graphics firstname.lastname@example.org Clotilde Zeller Agence Zeller firstname.lastname@example.org Le 8 mai 2006- Mentor Graphics (Nasdaq : MENT) annonce la sortie de sa solution complète de vérification de nouvelle génération, Questa™, combinant outils, méthodologie et partenariats en vue de conférer aux concepteurs un nouveau niveau de productivité et d'efficacité dans le domaine de la vérification. Cette annonce inclut la nouvelle plate-forme de vérification fonctionnelle Questa 6.2, la première méthodologie AVM (Advanced Verification Methodology) libre basée sur des standards de l'industrie, ainsi que le programme QVP (Questa Vanguard Program), organisation regroupant plus de 20 entreprises dédiées à la conception de solutions facilitant la création de flots de vérification plus efficaces. "Les outils en eux-mêmes ne résolvent pas les problèmes", déclare Robert Hum, vice-président et directeur de la division Design Verification and Test de Mentor Graphics. "Vous avez besoin de standards, de méthodologies et d'une infrastructure industrielle qui permettent l'adoption rapide de nouvelles technologies. La nouvelle solution Questa répond à tous ces impératifs. Sa position unique va accélérer l'adoption des nouveaux flots dont les concepteurs ont besoin." Les nouvelles techniques de vérification exigent une méthodologie La nouvelle méthodologie AVM est la première véritable méthodologie de vérification complète (des algorithmes au niveau système à l'implémentation RTL). Elle rassemble des techniques avancées de vérification comme les stimuli aléatoires sous contraintes (constrained-random stimulus), une couverture fonctionnelle et des assertions dans un même environnement basé sur la modélisation au niveau transactionnel (TLM, Transaction Level Modeling) implémenté en SystemC et SystemVerilog. Conçues d'emblée pour profiter des nouvelles capacités de vérification en SystemVerilog et SystemC, la méthodologie AVM propose un style de codage orienté objet (pour réduire la quantité de code nécessaire aux bancs de test) et une architecture modulaire (afin de permettre la réutilisation du code). La méthodologie AVM comporte un guide d'utilisation (appelé AVM Cookbook) et, pour la première fois dans l'industrie, un code source des bibliothèques de classes de base, des utilitaires et des exemples d'implémentation écrits en SystemC et SystemVerilog. Le code et la documentation sont fournis aux termes d'une licence libre Apache 2.0. "Les designs plus volumineux et plus complexes d'aujourd'hui et de demain requièrent des solutions novatrices. Comme la vérification reste l