{"partition": "head_middle", "source_domain": "www.azonano.com", "digest": "sha1:3CXGAPQ2C3MQ6FQ3DXKQ3YB4SLTAPVZZ", "path": "/lustre/fsn1/projects/rech/qgz/uzq54wg/processed_redpajama/base_processing/output/fr/2016-26/000_00046.parquet"}
| Nanoelectronics | Nanobusiness
Altera Augmente le Portefeuille de 28 nanomètre en Lançant la Variante d'Arria V GZ
Published on October 9, 2012 at 3:37 AM
Altera Corporation a aujourd'hui annoncé qu'il a augmenté son portefeuille de 28 nanomètre avec l'introduction de la variante d'Arria® V GZ, comportant la technologie de transmetteur du leader de la compagnie et fournissant une poussée générale de performance de noyau des qualités plus qu'à deux vitesses, ou 30 pour cent. Cette dernière variante d'Altera est conçue pour satisfaire la demande de plus de largeur de bande dans les transmissions et les applications d'émission. Arria V GZ FPGA comportent 36 transmetteurs carte mère-capables aux lesquels peut fonctionner accélère à 12,5 GBP et les activent d'un grand choix de protocoles. De plus, les caractéristiques techniques variables quatre DDR3 DIMM indépendants relie à 72 bits larges, fonctionnant chez Mbps 1600. La combinaison des transmetteurs, la performance de tissu et la quantité de surfaces adjacentes hors puce disponibles de mémoire dans Arria V GZ est seule pour le milieu de gamme FPGA. Les « Abonnées relèvent beaucoup de défis en concevant des systèmes haute performance, y compris la nécessité d'équilibrer l'alimentation électrique et la performance tout en augmentant la largeur de bande à la mémoire hors puce, » a dit Patrick Dorsey, directeur supérieur de marketing de produit constitutif à Altera Corporation. « La variante d'Arria V GZ fournit les transmetteurs séquentiels ultra-rapides et la capacité externe de mémoire dont les créateurs ont besoin pour établir les systèmes de traitement de données largeur de bande-affamés d'aujourd'hui. » Les Fonctionnalités supplémentaires des dispositifs d'Arria V GZ comprennent : Le Premier milieu de gamme FPGA à comporter a tanné des piles de protocoles de PCI Express® Gen3 Contrôleurs mémoire propriété-basés (IP) intellectuels Mous tenant compte de la flexibilité maximale La Plupart de traitement numérique du signal (DSP) dans un milieu de gamme FPGA pour l'intégration élevée Leader, caractéristiques techniques d'anti-réflecteur de neutrons, y compris la norme de codage avancée améliorée (AES) et la programmation principale intégrée et hors carte facile à utiliser Source : http://www.altera.com