{"partition": "head_middle", "source_domain": "www.azonano.com", "digest": "sha1:QEL77IWPMOZ47SLXDQGDCW3W3HCDVJNA", "path": "/lustre/fsn1/projects/rech/qgz/uzq54wg/processed_redpajama/base_processing/output/fr/2016-26/000_00019.parquet"}
| Nanoelectronics | Nanobusiness
La Cadence Fournit la Performance et l'Intégration pour des Designs À Extrémité Élevé de SoC Mis En Application dans des Procédés Avancés de TSMC
Cadence Design Systems, Inc. (NASDAQ : CDNS), l'amorce dans l'innovation électronique globale de design, annoncée aujourd'hui que le Système Matériel de Vérification de Cadence a adopté les formats matériels interopérables neufs de vérification pour 40 designs de nanomètre, se composant de l'iDRC pour la vérification de règle de design et de l'iLVS la disposition contre le contrôle schématique, s'est développé par l'Entreprise Manufacturière de Semi-conducteur de Taïwan (TSMC). Support de Cadence de ces constructions neuves de formats de TSMC sur le soutien Parasite précédemment annoncé d'Extraction de la Cadence QRC du format de fichier d'iRCX. Cette combinaison de vérification matérielle et de capacités parasites d'extraction et d'analyse assure la disponibilité prolongée des données précises et cohérentes de fabrication pour augmenter le rendement de silicium pour des abonnées de Cadence utilisant des procédés de nanomètre de TSMC. Les formats d'iDRC et d'iLVS facilitent les capacités avancées d'extraction de règle et de dispositif de design nécessaires pour assurer l'intégrité des designs mis en application dans les procédés avancés du TSMC. Utilisant la règle commune un format assure l'exactitude et l'exposé cohérent des résultats indépendamment de la solution matérielle de vérification que chaque abonnée choisit. La « Cadence et le TSMC ont collaboré sur l'iDRC, l'iLVS et l'iRCX pour s'assurer que les utilisateurs du Système Matériel de Vérification de Cadence et de l'Extraction Parasite de QRC ont accès opportun aux contrôles silicium-précis pour des procédés d'aujourd'hui de nanomètre, et les rétablissements de processus au-delà, » a dit Tom Quan, directeur adjoint du mercatique de service d'esthétique industrielle au TSMC. « Les formats de données unifiés neufs font partie de l'Innovation Ouverte Platform™ de TSMC qui fournit des créateurs la capacité de sélecter les outils classe meilleure d'EDA pour apparier leurs besoins de design et pour améliorer l'exactitude de design de réussite de silicium de première fois. » La « Adoption du paquet neuf de règle d'iDRC et d'iLVS de TSMC formate prend les possibilités avancées du Système Matériel de Vérification de Cadence plus près de la source de données de processus, » a dit M. Rachid Salik, vice président de recherche et développement pour le groupe de vérification à la Cadence. « Cette combinaison s'assure que nous pouvons fournir des résultats exacts avec un temps de retournement rapide. Nous sommes confiants que le renforcement prolongé de notre relation avec le TSMC portera les avantages réels, la valeur, et le choix à nos abonnées mutuelles. » L'ajout du support d'iDRC et d'iLVS dans le Système Matériel de Vérification de Cadence, et le support d'iRCX en technologie d'extraction de la Cadence QRC, fournit à l'intégration totale la Cadence digitale et les flux de modèle personnalisé, et pour cette raison fournir a avant--de retour au design et au flux d'approbation d'un constructeur unique d'EDA. Le produit facilite « un outil, un modèle d'un paquet » pour digital et le conçoit en fonction du client qui réduit à un minimum le temps système de support. Download PDF CopyView Supplier Profile