{"partition": "head_middle", "source_domain": "www.mentor.com", "digest": "sha1:AABVLKUJAPPY546PTBEXGYVK6WIKG3SA", "path": "/lustre/fsn1/projects/rech/qgz/uzq54wg/processed_redpajama/base_processing/output/fr/2014-15/000_00045.parquet"}
HomeFrancePresseMentor Graphics étend sa plate-forme de vérification fonctionnelle Questa et cible les designs faible consommation
Mentor Graphics étend sa plate-forme de vérification fonctionnelle Questa et cible les designs faible consommation
Pour de plus amples informations, merci de prendre contact avec : Carol ThurmanMentor email@example.com Sonia HarrisonMentor email@example.com WILSONVILLE, Oregon, le 14 mai 2007 – Mentor Graphics Corporation (Nasdaq : MENT) étend sa plate-forme de vérification Questa™, solution complète combinant outils, méthodologie et partenariats pour conférer aux concepteurs un nouveau niveau de productivité et d'efficacité dans le domaine de la vérification. Cette annonce inclut la nouvelle plate-forme de vérification fonctionnelle Questa 6.3 qui permet la vérification fonctionnelle des aspects faible consommation et qui contient de puissantes fonctions de gestion de la vérification permettant de boucler la boucle entre le reporting, l'analyse et la documentation des tests de fonctionnalité. Elle inclut également un outil de debugging amélioré et la version 3.0 de la première méthodologie AVM (Advanced Verification Methodology) libre basée sur des standards de l'industrie. « La consommation et la complexité des designs ont un impact essentiel sur les flots de vérification actuels », déclare Robert Hum, vice-président et directeur de la division Design Verification and Test de Mentor Graphics. « La complexité représente également un problème croissant pour l'environnement des outils. La plate-forme de vérification fonctionnelle Questa 6.3 vient à bout de ces défis, car elle fournit de nouvelles capacités essentielles tout en éliminant de nombreux problèmes associés aux outils et à leur intégration qui compliquent les flots actuels. Les équipes obtiennent ainsi le gain de productivité dont elles ont besoin pour concevoir des designs optimisés. » Vérification de la fonctionnalité liée aux aspects basse consommation dans le code RTL La gestion efficace de la consommation d'énergie représente un problème critique dans de nombreuses industries. En raison de la taille croissante des designs, les procédures traditionnelles d'insertion de commandes de puissance et de cellules à rétention et leur vérification fonctionnelle après le placement-routage ne sont plus adaptées aux conceptions impliquant des aspects faible consommation. La plate-forme de vérification fonctionnelle Questa 6.3 inclut une nouvelle technologie de simulation qui permet la vérification de la logique de commande de puissance au niveau RTL (Register Transfer Level) avant la synthèse, lorsque la validation et la correction des problèmes dans l'implémentation de l'architecture de puissance du système sont plus simples. Avec Questa 6.3, les concepteurs peuvent spécifier des designs faible consommation sans modifier leur code RTL, réduisant ainsi la re-vérification coûteuse des blocs de propriété intellectuelle (IP) existants. Questa 6.3 simule avec précision le comportement de mise sous/hors tension pour vérifier que la puce fonctionne comme prévu dans t